【正文】 目 錄摘要…………………………………………………………………………………1前言…………………………………………………………………………………11 概述………………………………………………………………………………2……………………………………………………………2 DDS的發(fā)展?fàn)顩r與前景……………………………………………………3 基于CPLD芯片的解決方案………………………………………………32 信號(hào)發(fā)生器原理………………………………………………………………4 波形發(fā)生器原理……………………………………………………………4 DDS原理……………………………………………………………………6 ………………………………………………………………73多功能信號(hào)發(fā)生器的硬件組成和選型……………………………………7 系統(tǒng)頂層框圖………………………………………………………………7…………………………………………………………………8 液晶模塊……………………………………………………………………9…………………………………………………………9 1602液晶…………………………………………………………10 鍵盤模塊……………………………………………………………………14……………………………………………………………14……………………………………………………………15……………………………………………………………………16 單片機(jī)和CPLD通信的實(shí)現(xiàn)………………………………………………174 多功能信號(hào)發(fā)生器的軟件設(shè)計(jì)……………………………………………19 USART串行通信……………………………………………………………19 USART介紹………………………………………………………19 USART設(shè)置…………………………………………………………19 中斷…………………………………………………………………22 QuartusⅡ軟件介紹…………………………………………………………23 VerilogHDL語(yǔ)言介紹………………………………………………………24 ROM宏模塊應(yīng)用…………………………………………………………25…………………………………………………28 ATmega8515單片機(jī)軟件流程圖………………………………………29 CPLD系統(tǒng)原理框圖………………………………………………………29 系統(tǒng)原理框圖………………………………………………………29……………………………………………………30 相位累加器…………………………………………………………31 各種信號(hào)的實(shí)現(xiàn)方法………………………………………………325系統(tǒng)實(shí)現(xiàn)結(jié)果及分析…………………………………………………………33 …………………………………………………33……………………………………………………356 結(jié)束語(yǔ)…………………………………………………………………………38致謝…………………………………………………………………………………40參考文獻(xiàn)…………………………………………………………………………41附錄：………………………………………………………………………………421．CPLD詳細(xì)系統(tǒng)框圖…………………………………………………………422．ATmega8單片機(jī)程序………………………………………………………433．ATmega8515單片機(jī)程序……………………………………………………444．CPLD程序……………………………………………………………………48 51 50基于CPLD的多功能信號(hào)發(fā)生器設(shè)計(jì)摘要：本文詳細(xì)介紹了基于直接數(shù)字頻率合成技術(shù)（DDS）的信號(hào)發(fā)生器設(shè)計(jì)的原理和實(shí)現(xiàn)方法。由ATmega8515單片機(jī)作為主控芯片，管理鍵盤輸入、液晶顯示，實(shí)現(xiàn)人機(jī)交互，向CPLD傳送控制信號(hào)及頻率字?jǐn)?shù)據(jù)。利用Altera公司的設(shè)計(jì)平臺(tái)Quartus II，在CPLD上實(shí)現(xiàn)各個(gè)功能模塊，通過D/A輸出波形，產(chǎn)生設(shè)定頻率的正弦信號(hào)、三角波信號(hào)、方波信號(hào)和FSK、ASK、BPSK等調(diào)制信號(hào)。在寫本文之前實(shí)物已經(jīng)完成，能很好的完成預(yù)定的波形，所以本文介紹的軟件方法和硬件電路都是確切可行的，仿真波形和輸出結(jié)果都是真實(shí)有效的。關(guān)鍵詞：1602液晶；單片機(jī)；CPLD；DDS；信號(hào)發(fā)生器Abstract: This paper has detailed talked about the theories and methods of designs of signal generator with the technology of Direct Digital Frequency Synthesis (DDS). As the main control chip, the MCU ATmega8515 manages the input of keyboard, the display of LCD, realizes humanmachine interaction and sends the control signal and frequency words to CPLD. With the software Quartus II, made by Altera pany, to achieve each function module in CPLD, use D/A to display signals, generate sine signal, triangle signal, pulse signal and some modulated signals such as FSK, ASK, BPSK which frequency has been set. Before this paper, the function has already been finished, and can acplish all the predetermined task perfectly. So, those software and hardware this paper introduced are all reliable, and the simulation waveform and output results are real and effective.Key words: LCD1602。 MCU。 CPLD。 DDS。 Signal generator前言 1971年， A Digital Frequency Synthesizer 一文首次提出了以全數(shù)字技術(shù)，從相位出發(fā)直接合成所需波形的一種原理。到了80年代后期，隨著微電子技術(shù)的發(fā)展，直接數(shù)字頻率合成(Direct Digital Frequency Synthesis 簡(jiǎn)稱DDS或DDFS)得到了飛速的發(fā)展，它以其特有的優(yōu)越性能和特點(diǎn)成為現(xiàn)代頻率合成技術(shù)中的姣姣者。信號(hào)源的核心技術(shù)是頻率合成技術(shù)，常用的頻率合成技術(shù)有直接頻率合成、鎖相環(huán)頻率合成和直接數(shù)字頻率合成（DDS）。DDS是一種從相位概念出發(fā)直接合成所需頻率的技術(shù)。DDS技術(shù)因?yàn)槠渚哂蓄l率分辨率高、頻率切換速度快、相位噪聲低和頻率穩(wěn)定度高等特點(diǎn)，而廣泛的應(yīng)用于通信、航空航天、儀表儀器等領(lǐng)域。DDS的特點(diǎn)是：l DDS的頻率分辨率在相位累加器的位數(shù)N足夠大時(shí)，理論上可以獲得相應(yīng)的分辨精度，這是傳統(tǒng)方法難以實(shí)現(xiàn)的。l DDS是一個(gè)全數(shù)字結(jié)構(gòu)的開環(huán)系統(tǒng)，無(wú)反饋環(huán)節(jié)，因此其速度極快，一般在納秒量級(jí)。l DDS的相位誤差主要依賴于時(shí)鐘的相位特性，相位誤差小。另外，DDS的相位是連續(xù)變化的，形成的信號(hào)有良好的頻譜，這是傳統(tǒng)的直接頻率合成方法無(wú)法實(shí)現(xiàn)的。本論文第一章簡(jiǎn)述了對(duì)DDS研究的目的和意義，國(guó)內(nèi)外現(xiàn)狀和發(fā)展趨勢(shì)，然后提出了利用CPLD實(shí)現(xiàn)的方法。第二章詳細(xì)論述了DDS的原理以及實(shí)現(xiàn)的基本思想。第三章具體介紹了整個(gè)系統(tǒng)的硬件組成。包括鍵盤液晶的選擇，單片機(jī)和CPLD的連接，單片機(jī)管理鍵盤和液晶等內(nèi)容。第四章主要講述了整個(gè)系統(tǒng)的軟件部分，包括主控單片機(jī)的軟件流程，基于CPLD的DDS各個(gè)模塊的實(shí)現(xiàn)等。第五章給出了各種仿真結(jié)果和輸出波形，證明了本系統(tǒng)的正確性。第六章是結(jié)束語(yǔ)，對(duì)本系統(tǒng)做出了評(píng)價(jià)，以及對(duì)系統(tǒng)的不足之處和進(jìn)一步改進(jìn)和優(yōu)化提出了幾點(diǎn)意見。1 概述隨著科學(xué)技術(shù)的發(fā)展，對(duì)信號(hào)發(fā)生器的要求越來(lái)越高，信號(hào)發(fā)生器在電路實(shí)驗(yàn)和設(shè)備檢測(cè)中具有十分廣泛的用途，已成為科學(xué)研究和實(shí)驗(yàn)不可缺少的基本儀器。例如在通信、廣播、電視系統(tǒng)中，都需要射頻（高頻）發(fā)射，這里的射頻波就是載波，把音頻（低頻）、視頻信號(hào)或脈沖信號(hào)運(yùn)載出去，就需要能夠產(chǎn)生高頻的振蕩器。在工業(yè)、農(nóng)業(yè)、生物醫(yī)學(xué)等領(lǐng)域內(nèi)，如高頻感應(yīng)加熱、超聲診斷、核磁共振成像等，都需要功率或大或小、頻率或高或低的振蕩器?，F(xiàn)在的科學(xué)技術(shù)遍布各個(gè)領(lǐng)域，每個(gè)領(lǐng)域都有不同的信號(hào)類型要求，有低頻的、高頻的、正弦信號(hào)、三角波信號(hào)、脈沖信號(hào)、各種調(diào)制信號(hào)、隨機(jī)信號(hào)等各種信號(hào)類型，因此研究一個(gè)包含多種功能的信號(hào)發(fā)生器是有意義的。傳統(tǒng)的信號(hào)發(fā)生器由于波形精度低，頻率穩(wěn)定度差等原因，已不能滿足許多實(shí)際應(yīng)用的需要。因此，對(duì)信號(hào)發(fā)生器的研究，特別是高穩(wěn)定性高精度的信號(hào)源的研究是很有必要的。 DDS的發(fā)展?fàn)顩r與前景近幾年超高速數(shù)字電路的發(fā)展以及對(duì)DDS的深入研究，DDS的最高工作頻率以及噪聲性能已接近并達(dá)到鎖相頻率合成器相當(dāng)?shù)乃?。隨著這種頻率合成技術(shù)的發(fā)展，現(xiàn)已廣泛應(yīng)用于通訊、導(dǎo)航、雷達(dá)、遙控遙測(cè)、電子對(duì)抗以及現(xiàn)代化的儀器儀表工業(yè)等領(lǐng)域。、相位和幅度。，頻率分辨率可到mHz，排除DAC的限制，雜散指標(biāo)已可達(dá)到70dbc以下。其應(yīng)用領(lǐng)域也不再限于頻率合成，己有專門用于產(chǎn)生LFM信號(hào)的。隨著集成電路工藝的不斷改善，這些產(chǎn)品的功能也愈來(lái)愈強(qiáng)大。現(xiàn)在不僅在一個(gè)芯片上能夠集成DDS所需要的全部功能，例如頻率和相位累加器、相位一幅度變換電路和數(shù)模轉(zhuǎn)換器(DAC)等，而且也具備了一些有用的調(diào)制能力，例如相移鍵控(PSK)和正交幅度調(diào)制(QAM)等。 除了在儀器中的應(yīng)用外，DDS在通信系統(tǒng)和雷達(dá)系統(tǒng)中也有很重要的用途。通過DDS可以比較容易的產(chǎn)生一些通信中常用的調(diào)制信號(hào)如:頻移鍵控(FSK)、二進(jìn)制相移鍵控(BPSK)和正交相移鍵控(QPSK)。DDS可以產(chǎn)生兩路相位嚴(yán)格正交的信號(hào)，在正交調(diào)制和解調(diào)中的到廣泛應(yīng)用，是一中很好的本振源。在雷達(dá)中通過DDS和PLL相結(jié)合可以產(chǎn)生毫米波線性調(diào)頻信號(hào)，DDS移相精度高、頻率突變快和發(fā)射波形可突變等優(yōu)點(diǎn)在雷達(dá)系統(tǒng)中也可以得到很好的發(fā)揮。信號(hào)發(fā)生器技術(shù)發(fā)展至今，引導(dǎo)技術(shù)潮流的還是國(guó)外的幾大儀器公司，如Tektronix、Agilent、日本橫河等。美國(guó)的FLUKE公司的FLUKE25型函數(shù)信號(hào)發(fā)生器是現(xiàn)有的測(cè)試儀器中最具多樣性的幾種儀器之一，它和頻率計(jì)組合在一起，在任何條件下頻率都可以達(dá)到5MHz，最大輸出幅度也達(dá)到10Vpp。國(guó)內(nèi)也有不少公司已經(jīng)有類似的儀器，如南京盛普儀器科技有限公司的SPF120DDS信號(hào)發(fā)生器，華高儀器生產(chǎn)的HG1600H型數(shù)字合成函數(shù)/任意波形信號(hào)發(fā)生器。 基于CPLD芯片的解決方案 利用可編程邏輯芯片設(shè)計(jì)DDS的方法通常是采用VHDL語(yǔ)言輸入和原理圖法相結(jié)合來(lái)設(shè)計(jì)整個(gè)信號(hào)發(fā)生電路，這種方法通常需要調(diào)用很多模塊，綜合性較強(qiáng)，對(duì)設(shè)計(jì)者要求較高。用CPLD實(shí)現(xiàn)DDS較專用DDS芯片更為靈活，只要改變FPGA中ROM內(nèi)的數(shù)據(jù)和控制參數(shù)，DDS就可以產(chǎn)生任意調(diào)制波形，且分辨率高，具有相當(dāng)大的靈活性。將DDS設(shè)計(jì)嵌入到CPLD芯片所構(gòu)成的系統(tǒng)中，其系統(tǒng)成本并不會(huì)增加多少，而購(gòu)買專用芯片的價(jià)格則是前者的很多倍。所以采用CPLD設(shè)計(jì)DDS系統(tǒng)具有很高的性價(jià)比。 Max+pluslI是Altera提供的一個(gè)完整的EDA開發(fā)軟件，可完成從設(shè)計(jì)輸入、編譯、邏輯綜合、器件適配、設(shè)計(jì)仿真、定時(shí)分析、器件編程的所有過程 。QuartusⅡ是Altera近幾年來(lái)推出的新一代可編程邏輯器件設(shè)計(jì)環(huán)境，其功能更為強(qiáng)大。用QuartusⅡ設(shè)計(jì)DDS系統(tǒng)數(shù)字部分最簡(jiǎn)單的方法是采用原理圖輸入。波形存儲(chǔ)器設(shè)計(jì)主要考慮的問題是其容量的大小，利用波形幅值的奇、偶對(duì)稱特性，可以節(jié)省3/4的資源，這是非常可觀的。為了進(jìn)一步優(yōu)化速度的設(shè)計(jì)，可以選擇菜單Assign Global Project Logic Synthesis的選項(xiàng)Optimize10(速度)，并設(shè)定Global Project logic Synthesis Style為FAST，經(jīng)寄存器性能分析最高頻率達(dá)到100MHz以上。雖然有的專用DDS芯片的功能也比較多，但控制方式卻是固定的，因此不一定是我們所需要的。而利用CPLD則可以根據(jù)需要方便地實(shí)現(xiàn)各種比較復(fù)雜的調(diào)頻、調(diào)相和調(diào)幅功能，具有良好的實(shí)用性。就合成信號(hào)質(zhì)量而言，專用DDS芯片由于采用特定的集成工藝，內(nèi)部數(shù)字信號(hào)抖動(dòng)很小，可以輸出高質(zhì)量的模擬信號(hào)；利用CPLD也能輸出較高質(zhì)量的信號(hào)，雖然達(dá)不到專用DDS芯片的水平，但信號(hào)精度誤差在允許范圍之內(nèi)。2 信號(hào)發(fā)生器原理 波形發(fā)生器原理如果一個(gè)存儲(chǔ)器（這里以ROM為例）有n條地址線，則這個(gè)存儲(chǔ)器的存儲(chǔ)空間為。存儲(chǔ)器中的數(shù)據(jù)與波形的關(guān)系如圖所示。假設(shè)在個(gè)存儲(chǔ)單元內(nèi)存放了一個(gè)周期的正弦波數(shù)據(jù)，則每個(gè)單元內(nèi)的數(shù)據(jù)就表示正弦值的大小，這種存儲(chǔ)器稱為波形數(shù)據(jù)存儲(chǔ)器。圖中表明了存儲(chǔ)單元與正弦波形的對(duì)應(yīng)關(guān)系。如果重復(fù)地從0~單元讀出波形數(shù)據(jù)存儲(chǔ)器中的數(shù)據(jù)，在波形數(shù)據(jù)存儲(chǔ)器的輸出端就會(huì)得到周期的正弦系列；如果將周期的正弦序列輸入到D/A轉(zhuǎn)換器，則會(huì)在D/A轉(zhuǎn)換器的輸出端得到連續(xù)的正弦