【正文】 哈爾濱理工大學(xué)學(xué)士學(xué)位論文基于Matlab的鎖相環(huán)設(shè)計(jì)摘 要隨著現(xiàn)代集成電路技術(shù)的發(fā)展，鎖相環(huán)已經(jīng)成為集成電路設(shè)計(jì)中非常重要的一個部分，所以對鎖相環(huán)的研究具有積極的現(xiàn)實(shí)意義。鎖相環(huán)電路是一種輸出信號在頻率和相位上能夠與輸入?yún)⒖夹盘柾降碾娐罚i相環(huán)由于其具有一系列獨(dú)特的優(yōu)良性能，它已經(jīng)成為通信、雷達(dá)、導(dǎo)航、電子儀器儀表等設(shè)備中不可缺少的一部分。所以這些年來鎖相環(huán)的設(shè)計(jì)與研究工作也越來越受到人們的重視，人們開始利用人工計(jì)算或計(jì)算機(jī)軟件來分析鎖相環(huán)的性能。在研究大量資料的基礎(chǔ)之上，先對鎖相系統(tǒng)的基本工作原理進(jìn)行了分析，以傳統(tǒng)模擬鎖相環(huán)的結(jié)構(gòu)為基礎(chǔ)，分析了鎖相環(huán)的數(shù)學(xué)模型，詳細(xì)描述了鎖相環(huán)的整體電路以及鑒相器、環(huán)路濾波器、壓控振蕩器等電路模塊。并以此為出發(fā)點(diǎn)對鎖相環(huán)的鎖定性能、及穩(wěn)定性能、等各種性能進(jìn)行了分析。在分析和設(shè)計(jì)的同時，也采用Matlab軟件對鎖相環(huán)電路進(jìn)行了仿真。首先分析了一階鎖相環(huán)和二階鎖相環(huán)的鎖定性能，并進(jìn)行了比較。其次分析了阻尼系數(shù)對環(huán)路穩(wěn)定性能的影響。最后介紹了鎖相環(huán)的調(diào)制作用。從鎖相環(huán)的仿真結(jié)果可知，我們的理論研究結(jié)果和實(shí)驗(yàn)結(jié)果相符，鎖相環(huán)電路達(dá)到了設(shè)計(jì)指標(biāo)要求。關(guān)鍵詞　鎖相環(huán)； Matlab；仿真PhaseLocked Loop Design Based on MatlabAbstractWith the development of modern integrated circuit technology, phase locked loop has bee a significant ponent of integrated circuit, which makes the research of phaselocked loop valuable. Phaselocked loop is a kind of circuit that an output signal in the frequency and phase reference signal can be synchronized with the input. Because of a series of uniquely excellent performances, it is being an indispensable part of the equipments such as munication, radar, airmanship, electronic instrument etc. People realize the importance of the design and study of PLL , they e to use artificially calculation or software to analyze the property of PLL.After a deep study of the materials about PLL, this thesis starts with the analysis of the fundamental principles of a phaselocked system , then we build the mathematical model based on the traditional of the PLL, describes the overall PLL circuit and phase detector, loop filter, VCO circuit module, etc, and afterwards investigate some of its characters such as locking performance and stability.In the analysis and design, but also we conducted a phase locked loop circuit simulation by Matlab software. First of all, we analyzed the firstorder phase lock loop and a second order phaselocked loop lock performance, and on the basis of the parison. Secondly we analyzed the damping how to stability of the loop. Finally we introduced the modulation of the phase locked loop. From the simulation results, we know that the theory conclusions and the simulation results fit well phaselocked loop circuit to the design requirements.Keywords　 PLL, simulation, Matlab不要刪除行尾的分節(jié)符，此行不會被打印 II 目 錄摘要…… IAbstract II第1章 緒論 1 課題背景及研究意義 1 發(fā)展歷程 2 國內(nèi)外發(fā)展現(xiàn)狀 3 鎖相環(huán)的應(yīng)用 5 頻率合成 5 時鐘產(chǎn)生器 5 時鐘恢復(fù)電路 6 偏移減小 6 本文的章節(jié)安排及主要內(nèi)容 6第2章 鎖相環(huán)理論 7 基本理論 7 基本模塊 8 鑒相器 8 環(huán)路濾波器 10 壓控振蕩器 11 環(huán)路的相位模型及基本方程 12 環(huán)路性能 12 線性化相位模型和傳遞函數(shù) 13 鎖定狀態(tài)下鎖相環(huán)的動態(tài)特性 14 本章小結(jié) 16第3章 鎖相環(huán)仿真 17 Matlab軟件介紹 17 鎖定性能 18 一階鎖相環(huán) 18 二階鎖相環(huán) 19 一階鎖相環(huán)與二階鎖相環(huán)比較 21 環(huán)路性能 21 鑒相器的輸出 22 低通濾波器的輸出 23 壓控振蕩器的輸出 24 穩(wěn)定性能 25 調(diào)制作用 27 本章小結(jié) 28結(jié)論 29致謝 30參考文獻(xiàn) 31附錄A 33附錄B 36千萬不要刪除行尾的分節(jié)符，此行不會被打印。在目錄上點(diǎn)右鍵“更新域”，然后“更新整個目錄”。打印前，不要忘記把上面“Abstract”這一行后加一空行 IV 第1章 緒論 課題背景及研究意義在現(xiàn)代集成電路中，鎖相環(huán)（Phase Locked Loop）是一種廣泛應(yīng)用于模擬、數(shù)字及數(shù)?；旌想娐废到y(tǒng)中的非常重要的電路模塊。該模塊用于完成兩個信號相位同步的自動控制，即鎖相。它是一個閉環(huán)的自動控制系統(tǒng)，它將自動頻率控制和自動相位控制技術(shù)融合，它使我們的世界的一部分有序化[1]，它的輸出信號能夠自動跟蹤輸入信號的相位變化，也可以將之稱為一個相位差自動跟蹤系統(tǒng)，它能夠自動跟蹤兩個信號的相位差，并且靠反饋控制來達(dá)到自動調(diào)節(jié)輸出信號相位的目的。其理論原理早在上世紀(jì)30年代無線電技術(shù)發(fā)展的初期就已出現(xiàn)，至今已逐步滲透到各個領(lǐng)域。伴隨著空間技術(shù)的出現(xiàn)，鎖相技術(shù)大力發(fā)展起來，其應(yīng)用范圍已大大拓寬，覆蓋了從通信、雷達(dá)、計(jì)算機(jī)到家用電器等各領(lǐng)域。鎖相環(huán)在通信和數(shù)字系統(tǒng)中可以作為時鐘恢復(fù)電路應(yīng)用；在電視和無線通信系統(tǒng)中可以用作頻率合成器來選擇不同的頻道；此外，PLL還可應(yīng)用于頻率調(diào)制信號的解調(diào)。總之，PLL已經(jīng)成為許多電子系統(tǒng)的核心部分。一般來說，鎖相環(huán)可分為以下四類：a. 模擬鎖相環(huán)：由純模擬電路構(gòu)成，其中鑒相器為模擬乘法器，該類型的鎖相環(huán)也被稱作線性鎖相環(huán)。b. 數(shù)字鎖相環(huán)：該類型的鎖相環(huán)的模塊完全由數(shù)字電路構(gòu)成而且不包括任何無源器件，如電阻和電容。c. 混合鎖相環(huán)：由模擬和數(shù)字電路構(gòu)成，鑒相器和分頻器由數(shù)字電路構(gòu)成，而其他模塊由模擬電路構(gòu)成；其中電荷泵鎖相環(huán)（CPPLL）應(yīng)用最為廣泛。d. 程序鎖相環(huán)：由計(jì)算機(jī)程序構(gòu)成，一般應(yīng)用較少。鎖相環(huán)電路簡單的模擬電路發(fā)展到數(shù)?；旌想娐泛腿珨?shù)字電路，由二階發(fā)展到三階和更高階。它屬于閉環(huán)相位自動控制系統(tǒng)，它具有獨(dú)特的窄帶跟蹤性能，既能跟蹤輸入信號，又能對輸入噪聲進(jìn)行窄帶濾波。長久以來，鎖相環(huán)一直是相位相干通信系統(tǒng)的基石。模擬鎖相環(huán)一直占據(jù)著統(tǒng)治地位。隨著微電子學(xué)領(lǐng)域的快速發(fā)展，具備巨大優(yōu)勢的數(shù)字化系統(tǒng)開始取代相應(yīng)的模擬系統(tǒng)。目前的趨勢是用數(shù)字化方式設(shè)計(jì)和實(shí)現(xiàn)鎖相環(huán)。鎖相環(huán)被廣泛應(yīng)用于各類電子產(chǎn)品中，在通信系統(tǒng)、數(shù)字電路、硬盤驅(qū)動電路及cpu等專用芯片中都是一個必不可少的單元，并且直接決定了整個系統(tǒng)的工作穩(wěn)定性和各項(xiàng)指標(biāo)的好壞，研究鎖相環(huán)對我國微電子產(chǎn)業(yè)的發(fā)展具有重要意義。 發(fā)展歷程鎖相環(huán)(PLLPhase Locked L00P)是自動頻率控制和自動相位控制技術(shù)的融合。人們對鎖相環(huán)的最早研究始于20世紀(jì)30年代，其在數(shù)學(xué)理論方面的原理，30年代無線電技術(shù)發(fā)展的初期就己出現(xiàn)。1930年建立了同步控制理論的基礎(chǔ)，1932年法國工程師貝爾賽什(Bellescize)發(fā)表了鎖相環(huán)路的數(shù)學(xué)描述和同步檢波論，第一次公開發(fā)表了對鎖相環(huán)路的數(shù)學(xué)描述。鎖相技術(shù)首先被用在同步接收中[2]，為同步檢波提供一個與輸入信號載波同頻的本地參考信號，同步檢波能夠在低信噪比條件下工作，且沒有大信號檢波時導(dǎo)致失真的缺點(diǎn)，因而受到人們的關(guān)注，但由于電路構(gòu)成復(fù)雜以及成本高等原因，當(dāng)時沒有獲得廣泛應(yīng)用。到了1943年鎖相環(huán)路第一次應(yīng)用于黑白電視接收機(jī)水平同步電路中，它可以抑制外部噪聲對同步信號的干擾，從而避免了由于噪聲干擾引起的掃描隨機(jī)觸發(fā)使畫面抖動的像，使熒光屏上的電視圖像穩(wěn)定清楚。隨后，在彩色電視接收機(jī)中鎖相電路用來同步彩色脈沖串。從此，鎖相環(huán)路開始得到了應(yīng)用，迅速發(fā)展[3]。五十年代，隨著空間技術(shù)的發(fā)展，由杰費(fèi)(Jaffe)和里希廷(Rechtin)研制,成功利用鎖相環(huán)路作為導(dǎo)彈信標(biāo)的跟蹤濾波器，他們第一次發(fā)表了含有噪聲效應(yīng)的鎖相環(huán)路線性理論的文章[4]，并解決了鎖相環(huán)路最佳設(shè)計(jì)化問題?？臻g技術(shù)的發(fā)展促進(jìn)了人們對鎖相環(huán)路及其理論的進(jìn)一步探討，極大地推動了鎖相技術(shù)的發(fā)展。六十年代初，維特比(Viterbi)研究了無噪聲鎖相環(huán)路的非線性理論問題， 發(fā)表了相干通信原理的論文。最初的鎖相環(huán)都是利用分立元件搭建的，由于技術(shù)和成本方面的原因，所以當(dāng)時只是用于航天、航空等軍事和精密測量等領(lǐng)域。集成電路技術(shù)出現(xiàn)后，直到1965[5]年左右，隨著半導(dǎo)體技術(shù)的發(fā)展，第一塊鎖相環(huán)芯片出現(xiàn)之后，鎖相環(huán)才作為一個低成本的多功能組件開始大量應(yīng)用各種領(lǐng)域。最初的鎖相環(huán)是純模擬的(APLL)，所有的模塊都由模擬電路組成，它大多由四象限模擬乘法器來構(gòu)建環(huán)路中的鑒相器，環(huán)路濾波器為低通濾波器(由電阻R電容C組成)，壓控振蕩器的結(jié)構(gòu)多種多樣。由于APLL在穩(wěn)定工作時，各模塊都可以認(rèn)為是線性工作的，所以也稱為線性鎖相環(huán)LPLL( Linear Phase. Hckedbop )。APLL對正弦特性信號的相位跟蹤非常好，它的環(huán)路特性主要由鑒相器的特性決定。其主要用于對信號的調(diào)制。70年代，林特賽(Undsy)和查理斯(Chanes)在做了大量實(shí)驗(yàn)的基礎(chǔ)上進(jìn)行了有噪聲的一階、二階及高階PLL的非線性理論分析。隨著人們對鎖相技術(shù)的理論和應(yīng)用進(jìn)行的深入廣泛的研究，伴隨著數(shù)字電路的發(fā)展，鑒相器部分開始由數(shù)字電路代替，其它部分仍為模擬電路，這種鎖相環(huán)就是最初的數(shù)字鎖相環(huán)(DPLL)，準(zhǔn)確的名稱為數(shù)?；旌湘i相環(huán)(Mixedsingle PLL)。隨著數(shù)?；旌湘i相環(huán)技術(shù)和理的不斷發(fā)展和完善，其成為了鎖相環(huán)的主流?，F(xiàn)在隨著通信行中對低成本、低功耗、大帶寬、高數(shù)據(jù)傳輸速率的需求， 集成電路不斷朝著高集成度、低功耗的方向發(fā)展。低功耗、高工作頻率、低電壓的鎖相環(huán)設(shè)計(jì)中，主要的挑戰(zhàn)是設(shè)計(jì)合適的壓控振蕩器和高頻率的分頻器，針對這方面的研究，設(shè)計(jì)師們不斷提出不同的技術(shù)，如壓控振蕩器和分頻器由原來的串接改為堆疊結(jié)構(gòu)、DHPLL結(jié)構(gòu)等，隨著設(shè)計(jì)人員的不斷努力，鎖相壞的性能不斷提高，現(xiàn)在已經(jīng)有工作頻率達(dá)50GHz的鎖相環(huán)，同時也在通信和航空航天等領(lǐng)域中發(fā)揮著越來越重要的作要。從時間上看，鎖相環(huán)路的大發(fā)展出現(xiàn)在20世紀(jì)年代以后，而這個時期正是集成電路技術(shù)開始迅速發(fā)展的時期。可以說,是在集成鎖相環(huán)路出現(xiàn)以后,鎖相環(huán)的工業(yè)應(yīng)用前景才日益的廣闊起來?？偟膩碚f，它朝著集成化、多用化、數(shù)字化的方向發(fā)展。在鎖相環(huán)發(fā)展之初，都是由分立元器件組成的，電路復(fù)雜,調(diào)整困難。到20世紀(jì)70年代，隨著半導(dǎo)體集成技術(shù)的日趨成熟，鎖相環(huán)電路成為了集成電路芯片后才開始得到了廣闊的商用。第一塊集成電路芯片出現(xiàn)在1965年左右。這時的PLL全都是用模擬技術(shù)實(shí)現(xiàn)的。PLL成為了當(dāng)時模擬電路設(shè)計(jì)中的又一大模塊。之后的幾年內(nèi)就出現(xiàn)了數(shù)?；旌系逆i相環(huán)電路,以及后來的全數(shù)字鎖相環(huán)電路。這三種鎖相環(huán)電路各有千秋，相互彌補(bǔ)，分別存在于各類電子產(chǎn)品中。 國內(nèi)外發(fā)展現(xiàn)狀自1965年第一個鎖相環(huán)集成產(chǎn)品問世以來，PLL 發(fā)展極為迅速，產(chǎn)品種類繁多。一些國際跨國 IC 公司以已研發(fā)出了高性能 PLL 芯片產(chǎn)品，以下舉例介紹。2004年5月美國模擬器件（Analog Device）宣布推出了一款頻率上限高、性能好的集成數(shù)字鎖相環(huán)芯片ADF4106，只需再合理搭配上一、二塊集成電路和少量的外圍電路，即可構(gòu)成一個完整的低噪聲、低功耗、高穩(wěn)定度的可靠性很高的頻率合成器，它主要應(yīng)用于無線發(fā)射機(jī)和接收機(jī)中，為上下變頻提供本振信號。2005年11月美國國家半導(dǎo)體（National Semiconductor）宣布推出的 LMX2531芯片，號稱當(dāng)時業(yè)界最低相位噪聲的 PLL/VCO 二合一芯片。它采用全球首創(chuàng)的deltasigma分?jǐn)?shù)N鎖相環(huán)路結(jié)構(gòu)，工作頻率范圍從756MHz 至2790MHz，噪聲可低至160dBc/Hz以下，最適用于無線傳輸、網(wǎng)絡(luò)設(shè)備、移動電話及衛(wèi)星接收系統(tǒng)、汽車電子系統(tǒng)和測試儀表等產(chǎn)品中。2007年4月，發(fā)布了業(yè)界首款帶高電壓的電荷泵PLL頻率合成器。同年7月德州儀