【正文】 申請(qǐng)上海交通大學(xué)工程碩士學(xué)位論文電鍍工藝優(yōu)化對(duì)銅金屬層后孔洞缺陷的影響學(xué)校代碼：10248作者姓名：黃濤學(xué) 號(hào)：1082102058第一導(dǎo)師：汪輝第二導(dǎo)師：胡平學(xué)科專業(yè)：微電子工程答辯日期：2010年05月12日上海交通大學(xué)微電子學(xué)院2010年05 月A Dissertation Submitted to Shanghai Jiao Tong University for Master Degree of EngineeringREDUCE COPPER METAL LINE PITS DEFECT BY OPTIMIZE EELECTRICITY COPPER PLATING PROCESSUniversity Code：10248Author：Huang TaoStudent ID:1082102058Mentor 1Wang HuiMentor 2:Hu PingField：Microelectronics EngineeringDate of Oral Defense：20100512School of MicroelectronicsShanghai Jiaotong UniversityMay, 2010 上海交通大學(xué)學(xué)位論文原創(chuàng)性聲明本人鄭重聲明：所呈交的學(xué)位論文，是本人在導(dǎo)師的指導(dǎo)下，獨(dú)立進(jìn)行研究工作所取得的成果。除文中已經(jīng)注明引用的內(nèi)容外，本論文不包含任何其他個(gè)人或集體已經(jīng)發(fā)表或撰寫過的作品成果。對(duì)本文的研究做出重要貢獻(xiàn)的個(gè)人和集體，均已在文中以明確方式標(biāo)明。本人完全意識(shí)到本聲明的法律結(jié)果由本人承擔(dān)。 學(xué)位論文作者簽名： 日期： 年 月 日 上海交通大學(xué)學(xué)位論文版權(quán)使用授權(quán)書本學(xué)位論文作者完全了解學(xué)校有關(guān)保留、使用學(xué)位論文的規(guī)定，同意學(xué)校保留并向國(guó)家有關(guān)部門或機(jī)構(gòu)送交論文的復(fù)印件和電子版，允許論文被查閱和借閱。本人授權(quán)上海交通大學(xué)可以將本學(xué)位論文的全部或部分內(nèi)容編入有關(guān)數(shù)據(jù)庫進(jìn)行檢索，可以采用影印、縮印或掃描等復(fù)制手段保存和匯編本學(xué)位論文。 保密□，在 年解密后適用本授權(quán)書。本學(xué)位論文屬于 不保密□。（請(qǐng)?jiān)谝陨戏娇騼?nèi)打“√”）學(xué)位論文作者簽名： 指導(dǎo)教師簽名：日期： 年 月 日 日期： 年 月 日2 / 39電鍍工藝優(yōu)化對(duì)銅金屬層后孔洞缺陷的影響摘 要隨著半導(dǎo)體器件尺寸的不斷縮小，互連對(duì)芯片速度、可靠性、功耗等性能的影響越來越大?；ミB材料和工藝技術(shù)的改進(jìn)成為集成電路技術(shù)進(jìn)步的重要關(guān)鍵之一。后端互連技術(shù)，已經(jīng)逐步從鋁互連過渡到銅互連。，銅互連技術(shù)已經(jīng)成為主流。在我們引入電鍍銅工藝的同時(shí)我們也不得不面對(duì)電鍍銅后的一些銅線工藝所特有的缺陷, 如銅線和低K值介電質(zhì)可靠性問題，電鍍銅后產(chǎn)生的孔洞缺陷等問題。本文通過對(duì)金屬層孔洞缺陷產(chǎn)生機(jī)制的一些研究分析，針對(duì)電鍍銅工藝進(jìn)行對(duì)比實(shí)驗(yàn)，優(yōu)化其制備工藝。通過研究在電鍍銅工藝中不同轉(zhuǎn)速，不同退火溫度的銅金屬層的電阻率和內(nèi)應(yīng)力, 及電鍍后到化學(xué)機(jī)械研磨之間等待時(shí)間，進(jìn)行工藝參數(shù)的調(diào)整,找到了幾種有效解決銅金屬層后孔洞缺陷的方案。在本項(xiàng)研究工作中，根據(jù)實(shí)際生產(chǎn)應(yīng)用降低成本，提高效益的需求，選取了低轉(zhuǎn)速的電鍍銅工藝和控制電鍍后到化學(xué)機(jī)械研磨之間等待時(shí)間方案應(yīng)用到實(shí)際生產(chǎn)工藝中。使產(chǎn)品的缺陷降低，成品率和可靠性得到了有效提升。關(guān)鍵詞：銅互連，電鍍銅工藝，銅孔洞缺陷，退火，成品率REDUCE COPPER METAL LINE PITS DEFECT BY OPTIMIZE EELECTRICITY COPPER PLATING PROCESSAbstractWith the downscaling of the device, backend interconnection plays as a much more and more important role for the density, speed, power and reliability of the chip. The improvement of interconnect material and interconnect technology bee a key point of the progress of semiconducting manufacture technology. After technology node, Cu line has replaces the Al line and bee the mainstream technology. We have to suffer some Cu line issue when after we use Cu to replace AL. Such as the reliability with CU and low K dielectric, post CMP Cu line pits defect. In this paper, by studing the mechanism of Cu metal line pits defect, and paring the experiments result of ECP process, the whole ECP process is optimized. The metal line resistivity and stress under different rotation speeds and anneal temperature, and the different Qtime from ECP to CMP are studied, finally find out several kinds of optimized ECP process which can improve the defect with differnet best process parameters. Considering the cost and benifet during mass production, we selected the low rotation speed ECP process and control ECP to CMP Qtime as the final solutions to implement into the process, which can significantly reduce the defect and improve the yield and reliability for production.Keywords: Copper interconnect technology, ECP, Copper pits, anneal, yield目 錄1. 緒 論 1 2 從鋁互連到銅互連 3 鋁互連與銅互連的不同工藝流程 52 電鍍銅工藝 6 6 電鍍銅工藝機(jī)理 6 化學(xué)添加劑對(duì)電鍍工藝的影響 8 銅金屬的自退火效應(yīng) 10 11 11 12 銅孔洞缺陷于電遷移的關(guān)系 13 銅孔洞缺陷產(chǎn)生的幾種機(jī)理 15 實(shí)驗(yàn)?zāi)康?16 實(shí)驗(yàn)材料和工具 16： 16： 16 實(shí)驗(yàn)內(nèi)容 17 17．電鍍后到化學(xué)機(jī)械研磨CMP之間等待時(shí)間對(duì)比實(shí)驗(yàn) 17,時(shí)間等參數(shù)的調(diào)整的對(duì)比實(shí)驗(yàn) 184. 實(shí)驗(yàn)結(jié)果及分析討論 19 19 電鍍后到化學(xué)機(jī)械研磨之間等待時(shí)間實(shí)驗(yàn)結(jié)果分析 23,時(shí)間調(diào)整的對(duì)比實(shí)驗(yàn)結(jié)果分析 24 工藝窗口選擇確認(rèn) 265 總結(jié) 27參考文獻(xiàn) 29致 謝 1攻讀學(xué)位期間發(fā)表的學(xué)術(shù)論文目錄 21. 緒 論在半導(dǎo)體制造業(yè)中，鋁及其合金在很長(zhǎng)的時(shí)期里被廣泛采用，實(shí)現(xiàn)由大量晶體管及其他器件所組成的集成電路互連。但是，隨著晶體管尺寸的不斷縮小，原本應(yīng)用了幾十年的鋁互連工藝，已經(jīng)不能滿足集成電路集成度、速度和可靠性持續(xù)提高的需求。隨著器件尺寸的縮小，后端互連的尺寸也等比例的不斷縮小，導(dǎo)致互連電阻不斷升高，這勢(shì)必需要尋求電阻率較低的金屬。而銅相對(duì)于鋁及鋁的合金的電阻率較低。而且，傳統(tǒng)的鋁布線工藝制作的器件經(jīng)常會(huì)因鋁的電遷移而失效。雖然在鋁中摻入一定比例的銅會(huì)對(duì)這個(gè)問題有顯著改善，但是隨著互連尺寸的進(jìn)一步減小，電流密度的不斷增加，電遷移問題將會(huì)越來越嚴(yán)重。因此在深亞微米工藝中 ( 0 .1 8μm及以下) ，銅逐步代替鋁成為硅片上金屬化布線的材料。銅與傳統(tǒng)的鋁及其合金相比在很多方面有著顯著的優(yōu)勢(shì)。比如說銅的電阻率較之鋁要低，甚至只有鋁銅合金的一半左右（%, ）。較低的電阻率可以減少后端互連的RC延時(shí)，也可以降低器件的功耗。銅的電遷移特性遠(yuǎn)好于鋁。并且，鑲嵌方式的銅互連后端工藝流程簡(jiǎn)化，成本降低。因?yàn)槭褂勉~互連的芯片在各方面的性能有這么明顯的優(yōu)勢(shì)，所以銅已經(jīng)逐漸取代鋁成為后端金屬化的主要材料。后端互連技術(shù)，已經(jīng)逐步從鋁互連過渡到銅互連。，銅互連技術(shù)已經(jīng)成為主流。 在引入電鍍銅工藝的同時(shí)我們也不得不面對(duì)電鍍銅后的一些銅線工藝所特有的缺陷，如銅線和低K值介電質(zhì)可靠性問題；電鍍銅后產(chǎn)生的孔洞缺陷。作者在工作過程中，就遇到了電鍍銅后產(chǎn)生的孔洞缺陷問題，結(jié)合300mm 銅互連工藝的實(shí)際內(nèi)容，本文要討論的，就是如何通過不同電鍍銅工藝的對(duì)比，工藝參數(shù)的調(diào)整優(yōu)化，來改善和減少電鍍銅后孔洞缺陷，提升產(chǎn)品良率，改善產(chǎn)品可靠性。集成電路后端互連技術(shù)的主要功能是將密布于芯片各處的幾十萬上百萬個(gè)半導(dǎo)體器件連接整合起來，以實(shí)現(xiàn)千變?nèi)f化的集成電路的設(shè)計(jì)功能。后端互聯(lián)技術(shù)對(duì)集成電路的主要影響在于響應(yīng)速度以及可靠性。集成電路的設(shè)計(jì)尺寸、連線線寬，線高，都在在摩爾定律的驅(qū)使下不斷縮小，之后，CMOS晶體管的運(yùn)作速度將因信道長(zhǎng)度的縮小而加快，但是多重互連的部份，則會(huì)因?yàn)镽C時(shí)間延遲的效應(yīng)。 （GateDelay）以及互連延時(shí)帶來的變化。我們可以看到，隨著器件尺寸的縮小，本征延時(shí)不斷下降，晶體管本身速度不斷提高。但是后端互連延時(shí)卻因?yàn)檫B線電阻增加（連線橫截面不斷縮?。┖婉詈想娙莸脑龃蠖焖僭黾?，互連延時(shí)快速增加，甚至超過了本征延時(shí)而開始主導(dǎo)器件的延時(shí)。我們可以看到，圖中對(duì)比了三組使用不同材料的后端互連工藝的延時(shí)差異，分別是Al搭配SiOCu搭配SiO以及Cu搭配低k值介電質(zhì)。從圖中可以看到，連線延時(shí)最長(zhǎng)的，是Al搭配SiO2的連線工藝，Cu