【正文】 內蒙古科技大學畢業(yè)說明書（畢業(yè)論文）內蒙古科技大學本科生畢業(yè)設計說明書（畢業(yè)論文）題 目：HDB3編碼器的FPGA實現63 畢業(yè)設計（論文）原創(chuàng)性聲明和使用授權說明原創(chuàng)性聲明本人鄭重承諾：所呈交的畢業(yè)設計（論文），是我個人在指導教師的指導下進行的研究工作及取得的成果。盡我所知，除文中特別加以標注和致謝的地方外，不包含其他人或組織已經發(fā)表或公布過的研究成果，也不包含我為獲得 及其它教育機構的學位或學歷而使用過的材料。對本研究提供過幫助和做出過貢獻的個人或集體，均已在文中作了明確的說明并表示了謝意。作 者 簽 名：　　 　 　　日　 期：　　 　 　　 指導教師簽名：　　 　 　　 日　　期：　　 　 　　 使用授權說明本人完全了解 大學關于收集、保存、使用畢業(yè)設計（論文）的規(guī)定，即：按照學校要求提交畢業(yè)設計（論文）的印刷本和電子版本；學校有權保存畢業(yè)設計（論文）的印刷本和電子版，并提供目錄檢索與閱覽服務；學?？梢圆捎糜坝?、縮印、數字化或其它復制手段保存論文；在不以贏利為目的前提下，學?？梢怨颊撐牡牟糠只蛉績热?。作者簽名：　　 　 　　 日　 期：　　 　 　　 學位論文原創(chuàng)性聲明本人鄭重聲明：所呈交的論文是本人在導師的指導下獨立進行研究所取得的研究成果。除了文中特別加以標注引用的內容外，本論文不包含任何其他個人或集體已經發(fā)表或撰寫的成果作品。對本文的研究做出重要貢獻的個人和集體，均已在文中以明確方式標明。本人完全意識到本聲明的法律后果由本人承擔。作者簽名： 日期： 年 月 日學位論文版權使用授權書本學位論文作者完全了解學校有關保留、使用學位論文的規(guī)定，同意學校保留并向國家有關部門或機構送交論文的復印件和電子版，允許論文被查閱和借閱。本人授權　　 　 　大學可以將本學位論文的全部或部分內容編入有關數據庫進行檢索，可以采用影印、縮印或掃描等復制手段保存和匯編本學位論文。涉密論文按學校規(guī)定處理。作者簽名： 日期： 年 月 日導師簽名： 日期： 年 月 日HDB3編碼器的FPGA實現摘 要 數字基帶信號的要求主要有兩點，第一是對各代碼的要求，期望將原始信息符號編制成適合于傳輸用的碼型；第二是對所選的碼型的波形的要求，期望波形適宜于在信道中傳輸。HDB3(三階高密度雙極性碼)因其具有無直流分量、較少低頻分量和連零位數目最多不超過三個,以及便于提取定時信息和具有檢錯能力等特點，所以選擇了 HDB3碼 。本文介紹了HDB3 碼的編解碼原理，分析了HDB3 碼較其它碼型所具有的優(yōu)勢，結合可編程邏輯器件集成度高，速度快，功耗低的特點，選用Xilinx公司的Spartan3 系列FPGA(Field Programmable Gate Array) 芯片Spartan3E進行HDB3 編解碼電路的實現。 通過仿真，觀察到電路各點的仿真輸出波形與HDB3 碼的理論輸出值一致。該方法可滿足實際的通信系統(tǒng)傳輸要求，具有實際應用價值。關鍵詞：數字基帶信號；HDB3 ； FPGA ；HDB3 Encoder FPGA Implementation AbstractDigital baseband signals There are two main requirements, the first is the code39。s requirements, expectations will be piled for the original information symbols used in the transmission pattern。 the second is the selected waveform pattern requirements, expectations waveform suitable for transmission in the channel. HDB3 (high density bipolar order code) because of its nonDC ponents, the low frequency ponents, and even fewer the number of zero up to more than three, and to facilitate extraction of timing information and error detection capability with features, so I chose HDB3 code. This article describes the HDB3 code decoding principle of the HDB3 code pattern than the other advantages of bining highly integrated programmable logic devices, high speed, low power consumption, selected Xilinx39。s Spartan3 series FPGA(Field Programmable Gate Array) Spartan3E chip for HDB3 codec circuit implementation. Through simulation, observation points in the simulation of the circuit output waveform and the theoretical output value HDB3 line code. The method can meet the practical requirements of munication systems transmit and has practical value.Keywords: Digital baseband signal。 HDB3。 FPGA。目 錄摘 要 IAbstract II第一章 緒論 1 可編程邏輯器件的發(fā)展 1 .1 早期的可編程邏輯器件 2 結構上稍為復雜的可編程芯片 2 功能齊全、編程靈活的可編程邏輯器件 2 可編程邏輯器件的應用前景 2 PLD在ASIC上的應用 2 在電子技術領域中的應用 3 基帶傳輸碼 4 傳輸碼的碼型選擇原則 4 幾種常用的傳輸碼型 4第二章 HDB3編碼原理 8 插入V碼過程 9 插入B碼過程 10 單雙極性變換過程………………………………………………………...11 實例分析…………………………………………………………………...12第三章 基于ISE的設計輸入與行為級功能仿真 12 Xilinx ISE 簡介 12 模塊設計輸入 13 使用Project Navigator創(chuàng)建并管理工程 13 HDL源代碼設計輸入 13 測試激勵生成器—HDL Bencher的設置過程 16 使用ECS設計頂層原理圖 20 新建頂層原理圖“top” 20 選擇并放置器件符號 20 添加連線 21 22 23 24 測試激勵與行為級功能仿真 25第四章 基于ISE的綜合與實現 27 Xilinx 內嵌的綜合工具—XST 27 XST綜述 27 使用XST的綜合流程 27 綜合后再進行仿真 31 設計用戶約束文件與實現結果分析 32 使用Constraints Editor設計UCF文件 32 布線后仿真 39第五章 使用iMPACT配置FPGA/CPLD和下載配置文件 415. 1 Spartan3E FPGA 實驗板說明 41 Spartan3E FPGA整體說明 41 本設計所用配置說明 42 使用iMPACT配置FPGA/CPLD 42 使用iMPACT下載配置文件 44總結 49參考文獻 50附錄 51第一章 緒論 可編程邏輯器件的發(fā)展【1】【2】數字集成電路它由早期的電子管、晶體管、小中規(guī)模集成電路發(fā)展到超大規(guī)模集成電路以及許多具有特定功能的專用集成電路。但是，隨著微電子技術的發(fā)展，設計與制造集成電路的任務已不完全由半導器廠商來獨立承擔。系統(tǒng)設計師們更愿意自己設計專用的ASIC（專用集成電路Application Specific Integrated Circuit）芯片，而且希望ASIC的設計周期盡可能短，最好是在實驗室里就能設計出合適的ASIC芯片，并且立即投入實際的應用之中，因而出現了現場可編程邏輯器件（FPLD）,其中應用最廣泛的當屬現場可編程門陣列（FPGA）和復雜可編程邏輯器件（CPLD）。隨著FPGA芯片技術的發(fā)展和系統(tǒng)設計手段的不斷進步，用硬件描述語言（HDL）進行數字通信功能模塊或整個系統(tǒng)的設計，在仿真測試及電路實現等方面具有傳統(tǒng)設計方法不可比擬的優(yōu)越性。用FPGA實現的HDB3碼編碼器電路具有電路簡單，性能可靠，開發(fā)成分低的優(yōu)點。將編碼器用于光纖以太網到E1信號相互轉接通信設備中，再2048kb/s時鐘速率下實際運行。用FPGA實現的HDB3碼編碼器，可充分利用FPGA片內資源，是數據傳輸，編碼解碼及多路復用集中于單一芯片，有利于提高系統(tǒng)的經濟性和可靠性，具有一定的應用價值?，F場可編程邏輯門陣列FPGA它是在PAL、GAL、EPLD等可編程器件的基礎上進一步發(fā)展的產物。它是作為專用集成電路(ASIC)領域中的一種半定制電路而出現的，既解決了定制電路的不足，又克服了原有可編程器件門電路數有限的缺點。FPGA的使用非常靈活，同一片FPGA通過不同的編程數據可以產生不同的電路功能?？梢杂呻娐吩O計者根據設計要求，借助于FPGA開發(fā)工具對其編程，以實現各種數字電路邏輯功能，確定邏輯功能的邏輯器件利用FPGA內部的邏輯結構，可以實現任何復雜的組合邏輯電路和時序電路，是實現數字電路的理想器件，在通信、數據處理、網絡、儀器、工業(yè)控制、軍事和航空航天等眾多領域得到了廣泛應用。隨著功耗和成本的進一步降低，FPGA還將進入更多的應用領域[3]。下面將具體介紹可編程邏輯器件的發(fā)展及其應用?？删幊踢壿嬈骷LD是一種數字電路，它可以由用戶來編程和進行配置，利用它可解決不同的邏輯設計問題。PLD有基本邏輯門電路、觸發(fā)器以及內部鏈接電路構成，利用軟件和硬件（編程器）可已對其進行編程，從而實現特定的邏輯功能?？删幊踢壿嬈骷?0年代初期以來經歷了從PRO、NPL、APA、LGA、L到CPL和FPGA的發(fā)展過程，在結構、工藝、集成度、功能、速度和靈活性方面都有很大的改進和提高，其大致的演變過程主要有以下三個發(fā)展階段： .1 早期的可編程邏輯器件：70年代初期的PLD主要用于解決各種類型的存儲問題，如可編程只讀存儲器（PROM）、紫外線可擦除只讀存儲器（EPROM）和電可擦除只讀存儲器（EEPROM），由于結構的限制，他們只能完成簡單的數字邏輯功能。 結構上稍為復雜的可編程芯片：70年代末到80年代初，AMD公司和Lattjce 公司先后推出了可編程邏輯器件PLD，產品主要為PLA（可編程陣列邏輯，Programmable Array Logic）、GAL（通用陣列邏輯，Generic Array Logic）和PLA（可編程邏輯陣列，Programmable Logic Array）。這一類PLD在設計上具有很強的靈活性，可以實現速度特性較好的邏輯功能，但由于結構簡單，它們只能實現規(guī)模較小的電路。 功能齊全、編程靈活的可編程邏輯器件：80年代中期，Altera公司和X ilin公司同期推出了CPLD（復雜可編程邏輯器件 Complex Programmable Logic Dvice）和FPGA（現場可編程門陣列 Field Programmable Gates Array）,它們都具有體系結構和邏輯單元靈活、集成度高以及適用范圍寬等特點，可以實現見大規(guī)模的電路。 進入90年代后，可編程邏輯集成電路技術進入飛速發(fā)展的時期，除繼續(xù)提高器件的集成度和速度等技術指標外，在系統(tǒng)可編程技術ISM（InSystem Programmable）和世界掃描測試技術的出現，使得可編程邏輯器件在器件編程技術和期間測試技術方面也獲得了化時代的進步。 可編程邏輯器件的應用前景【24】隨著電子技術的高速發(fā)展，今天的CPLD和FPGA器件在集成度、功能和性能（速度及可靠性）方面已經能夠滿足大多數場合的使用要求。用CPLD、FPGA等大規(guī)?？删幊踢壿嬈骷〈鷤鹘y(tǒng)的集成電路、接口電路和專用集成電路已成為技術發(fā)展的必然趨勢。 PLD在ASIC上的應用在ASIC設計方法中，通常采用全定制和半定制電路設計方法，設計完成后，如果不能滿足要求，就得重新設計在進行驗證。這樣就使得設計開發(fā)周期變長，產品上市時間難以保證，大大增加了產品的開發(fā)費用。FPGA/CPLD芯片是特殊的ASIC芯片，它們除具有ASIC的特點之外，還具有自身的優(yōu)勢。目前，ASIC的容量越來越大，密度已達到平均每平方英寸1百萬個門電路。但隨著密度的不斷提高，芯片則受到引腳的限制，片上芯片雖然很多，但接入內核的引腳數目卻是有限的。而選用FPGA/CPLD則不存在這樣的限制，因為現在可達到金屬層數目增強了產品的優(yōu)勢，FPGA/CPLD芯片的規(guī)模越來越大，其單片邏輯門數已達到上百萬門，實現的功能也越來越強，同時可以實現系統(tǒng)集成。另外，與ASIC相比，可編程邏輯器件研制周期短，先期開發(fā)費用較低，也沒有最少訂購數量的限制，所有這一切簡化了庫存管理。隨著每個門電路成本的降低和每個器件中門電路數量的增加