【正文】 第 7章 數(shù)字系統(tǒng)設(shè)計實例 第 7章 數(shù)字系統(tǒng)設(shè)計實例 半整數(shù)分頻器的設(shè)計 音樂發(fā)生器 2FSK/2PSK信號產(chǎn)生器 實用多功能電子表 交通燈控制器 數(shù)字頻率計 習(xí)題 第 7章 數(shù)字系統(tǒng)設(shè)計實例 半整數(shù)分頻器的設(shè)計 在數(shù)字系統(tǒng)設(shè)計中，分頻器是一種基本電路。分頻器的實現(xiàn)非常簡單，可采用標(biāo)準(zhǔn)的計數(shù)器，也可采用可編程邏輯器件來實現(xiàn)一個整數(shù)分頻器。分頻器通常用來對某個給定頻率進(jìn)行分頻，得到所需的頻率。在某些場合下，用戶所需要的頻率與頻率時鐘源不是整數(shù)倍關(guān)系，此時可采用小數(shù)分頻器進(jìn)行分頻。第 7章 數(shù)字系統(tǒng)設(shè)計實例 小數(shù)分頻的基本原理設(shè)有一個 5MHz的時鐘源，但電路中需要產(chǎn)生一個2MHz的時鐘信號，由于分頻比為 ，因此整數(shù)分頻器將不能勝任。采用可編程邏輯器件實現(xiàn)分頻系數(shù)為 ，可采用以下方法：設(shè)計一個模 3的計數(shù)器，再設(shè)計一個扣除脈沖電路，加在模 3計數(shù)器輸出之后，每來兩個脈沖就扣除一個脈沖 (實際上是使被扣除的脈沖變成很窄的脈沖，可由異或門實現(xiàn) )，就可以得到分頻系數(shù)為。采用類似方法，可以設(shè)計分頻系數(shù)為任意半整數(shù)的分頻器。第 7章 數(shù)字系統(tǒng)設(shè)計實例 小數(shù)分頻的基本原理為脈沖吞吐計數(shù)法：設(shè)計兩個不同分頻比的整數(shù)分頻器，通過控制單位時間內(nèi)兩種分頻比出現(xiàn)的不同次數(shù)，從而獲得所需的小數(shù)分頻值。例如設(shè)計一個分頻系數(shù)為 ，可以將分頻器設(shè)計成 9次 10分頻， 1次 11分頻，這樣總的分頻值為(910+111)/(9+1)=第 7章 數(shù)字系統(tǒng)設(shè)計實例 從這種實現(xiàn)方法的特點(diǎn)可以看出，由于分頻器的分頻值在不斷改變，因此分頻后得到的信號抖動較大。當(dāng)分頻系數(shù)為 (N為整數(shù) )時，可控制扣除脈沖的時間，使輸出為一個穩(wěn)定的脈沖頻率，而不是一次 N分頻，一次 N1分頻。第 7章 數(shù)字系統(tǒng)設(shè)計實例 電路組成設(shè)需要設(shè)計一個分頻系數(shù)為 ，其電路可由一個模 N計數(shù)器、一個二分頻器和一個異或門組成，如圖 71所示。在實現(xiàn)時，模 N計數(shù)器可設(shè)計成帶預(yù)置的計數(shù)器，這樣就可以實現(xiàn)任意分頻系數(shù)為 。第 7章 數(shù)字系統(tǒng)設(shè)計實例 圖 71通用半整數(shù)分頻器第 7章 數(shù)字系統(tǒng)設(shè)計實例 VHDL程序LIBRARYIEEE。USEUSEENTITYdeccountISPORT(inclk:INSTD_LOGIC。 時鐘源preset:INSTD_LOGIC_VECTOR(3DOWNTO0)。 預(yù)置分頻值 N第 7章 數(shù)字系統(tǒng)設(shè)計實例 outclk1:OUTSTD_LOGIC。outclk2:BUFFERSTD_LOGIC 輸出時鐘)。ENDdeccount。ARCHITECTUREdeccount_archOFdeccountISSIGNALclk,divide2:STD_LOGIC。SIGNALcount:STD_LOGIC_VECTOR(3DOWNTO0)。第 7章 數(shù)字系統(tǒng)設(shè)計實例 BEGINclk=inclkXORdivide2。 inclk與 divide2異或后作為模 N計數(shù)器的時鐘outclk1=inclk。PROCESS(clk)BEGINIF(clk39。eventANDclk=39。139。)THENIF(count=0000)THEN第 7章 數(shù)字系統(tǒng)設(shè)計實例 count=preset1。 置整數(shù)分頻值 Noutclk2=39。139。ELSEcount=count1。 模 N計數(shù)器減法計數(shù)outclk2=39。039。ENDIF。ENDIF。ENDPROCESS。PROCESS(outclk2)第 7章 數(shù)字系統(tǒng)設(shè)計實例 BEGINIF(outclk239。eventANDoutclk2=39。139。)THENdivide2=NOTdivide2。 輸出時鐘二分頻ENDIF。ENDPROCESS。ENDdeccount_arch。第 7章 數(shù)字系統(tǒng)設(shè)計實例 圖 72半整數(shù)分頻器外部接口第 7章 數(shù)字系統(tǒng)設(shè)計實例 以上程序?qū)崿F(xiàn)對時鐘源 inclk進(jìn)行分頻系數(shù)為 的分頻，得到輸出頻率 outclk2。 preset輸入端口是預(yù)置分頻值 N， 本例中 preset設(shè)為 4位寬的位矢量，也即分頻系數(shù)為 16以內(nèi)的半整數(shù)值。若分頻系數(shù)大于 16，需同時增大 preset和 count的位寬，兩者的位寬則要求始終一致。本設(shè)計的外部接口如圖 72所示，程序中設(shè)置outclk1是為了方便觀察輸入信號的波形 ,以與輸出信號outclk2比較。第 7章 數(shù)字系統(tǒng)設(shè)計實例 仿真結(jié)果上述半整數(shù)分頻器的仿真波形如圖 73所示。第 7章 數(shù)字系統(tǒng)設(shè)計實例 圖 73半整數(shù)分頻器仿真波形圖 第 7章 數(shù)字系統(tǒng)設(shè)計實例 下載驗證鎖定引腳時將 inclk連至 CLK1， preset連至 K0～ K3， outclk1連至 TESTOUT1(測試 1腳 )， outclk2連至TESTOUT2(測試 2腳 )，綜合適配后將配置數(shù)據(jù)下載入EDA實驗平臺 (技術(shù)資料詳見附錄 )的 FPGA中 (有關(guān)CLK1等引腳在 FPGA芯片引腳中的序號 ,請參見附錄的附圖 1)，通過改變 K0～ K3狀態(tài)觀察測試 1腳和測試 2腳上的波形，測試結(jié)果與仿真結(jié)果一致。第 7章 數(shù)字系統(tǒng)設(shè)計實例 音 樂 發(fā) 生 器本設(shè)計利用可編程邏輯器件配以一個小揚(yáng)聲器設(shè)計了一個音樂發(fā)生器，其結(jié)構(gòu)如圖 74所示。本例產(chǎn)生的音樂選自 “梁祝 ”片段。第 7章 數(shù)字系統(tǒng)設(shè)計實例 圖 74音樂產(chǎn)生器原理框圖第 7章 數(shù)字系統(tǒng)設(shè)計實例 音名與頻率的關(guān)系音樂的十二平均率規(guī)定：每兩個八度音 (如簡譜中的中音 1與高音 1)之間的頻率相差一倍。在兩個八度音之間，又可分為十二個半音，每兩個半音的頻率比為。另外，音名 A(簡譜中的低音 6)的頻率為 440Hz， 音名 B到 C之間、 E到 F之間為半音，其余為全音。由此可以計算出簡譜中從低音 1至高音 1之間每個音名的頻率如表 71所示。第 7章 數(shù)字系統(tǒng)設(shè)計實例 表 71簡譜中的音名與頻率的關(guān)系音名 頻率 /Hz 音名 頻率 /Hz 音名 頻率 /Hz低音 1 中音 1 高音 1 低音 2 中音 2 高音 2 低音 3 中音 3 高音 3 低音 4 中音 4 高音 4 低音 5 中音 5 高音 5 低音 6 440 中音 6 880 高音 6 1760低音 7 中音 7 高音 7 第 7章 數(shù)字系統(tǒng)設(shè)計實例 由于音階頻率多為非整數(shù)，而分頻系數(shù)又不能為小數(shù)，故必須將計算得到的分頻數(shù)四舍五入取整。若基準(zhǔn)頻率過低，則由于分頻系數(shù)過小，四舍五入取整后的誤差較大。若基準(zhǔn)頻率過高，雖然誤碼差變小，但分頻結(jié)構(gòu)將變大。實際的設(shè)計應(yīng)綜合考慮兩方面的因素，在盡量減小頻率誤差的前提下取合適的基準(zhǔn)頻率。本例中選取 4MHz的基準(zhǔn)頻率。若無 4MHz的時鐘頻率，則可以先分頻得到 4MHz或換一個新的基準(zhǔn)頻率。實際上，只要各個音名間的相對頻率關(guān)系不變， C作 1與 D作 1演奏出的音樂聽起來都不會 “走調(diào) ”。第 7章 數(shù)字系統(tǒng)設(shè)計實例 本例需要演奏的是 “梁祝 ”片段，此片段內(nèi)各音階頻率及相應(yīng)的分頻比如表 72所示。為了減小輸出的偶次諧波分量，最后輸出到揚(yáng)聲器的波形應(yīng)為對稱方波，因此在到達(dá)揚(yáng)聲器之前，有一個二分頻的分頻器。表 72中的分頻比就是從 4MHz頻率二分頻得到的 2MHz頻率基礎(chǔ)上計算得出的。第 7章 數(shù)字系統(tǒng)設(shè)計實例 表 72各音階頻率對應(yīng)的分頻值 音名 分頻系數(shù) 初始值 音名 分頻系數(shù) 初始值低音 3 6067 2124 中音 2 3405 4786低音 5 5102 3089 中音 3 3034 5157低音 6 4545 3646 中音 5 2551 5640低音 7 4050 4141 中音 6 2273 5918中音 1 3822 4369 高音 1 1911 6280第 7章 數(shù)字系統(tǒng)設(shè)計實例 由于最大的分頻系數(shù)為 6067，故采用 13位二進(jìn)制計數(shù)器已能滿足分頻要求。在表 72中，除給出了分頻比以外，還給出了對應(yīng)于各個音階頻率時計數(shù)器不同的初始值。對于不同的分頻系數(shù)，只要加載不同的初始值即可。采用加載初始值而不是將分頻輸出譯碼反饋，可以有效地減少本設(shè)計占用可編程邏輯器件的資源，這也是同步計數(shù)器的一個常用設(shè)計技巧。對于樂曲中的休止符，只要將分頻系數(shù)設(shè)為 0，即初始值為 2131=8191即可，此時揚(yáng)聲器將不會發(fā)聲。第 7章 數(shù)字系統(tǒng)設(shè)計實例 音長的控制本例演奏的 “梁祝 ”片段，最小的節(jié)拍為 1/4拍。將 1拍的時長定為 1秒，則只需要再提供一個 4Hz的時鐘頻率即可產(chǎn)生 1/4拍的時長。演奏的時間控制通過記譜來完成，對于占用時間較長的節(jié)拍 (一定是 1/4拍的整數(shù)倍)，如 2/4拍，只需將該音名連續(xù)記錄兩次即可。本例要求演奏時能循環(huán)進(jìn)行，因此需另外設(shè)置一個時長計數(shù)器，當(dāng)樂曲演奏完成時，保證能自動從頭開始演奏。第 7章 數(shù)字系統(tǒng)設(shè)計實例 演奏時音名的動態(tài)顯示如果有必要，可以通過一個數(shù)碼管或 LED來顯示樂曲演奏時對應(yīng)的音符。如用三個數(shù)碼管，分別顯示本例中的高、中、低音名，就可實現(xiàn)演奏的動態(tài)顯示，且十分直觀。本設(shè)計通過三個數(shù)碼管來動態(tài)顯示演奏時的音名，其中 HIGH顯示為高音區(qū)音階 (僅高音 1)，MED[2..0]顯示的是中音區(qū)音階 (中音 6, 5, 3, 2, 1)，LOW[2..0]顯示的是低音區(qū)音階 (低音 7,6,5,3)。數(shù)碼管顯示的七段譯碼電路在此不作專門討論。需要說明的是，七段譯碼電路輸入為 4位，而將 HIGH、 MED、LOW用作輸入時，不足 4位的高位均為低電平 “0”。第 7章 數(shù)字系統(tǒng)設(shè)計實例 圖 75音樂產(chǎn)生器外部接口第 7章 數(shù)字系統(tǒng)設(shè)計實例 VHDL程序本設(shè)計的外部接口如圖 75所示，程序中定義了一個 5位寬的 zero[4..0]， 這是由于實驗平臺上連向數(shù)碼管的引腳在不賦值的情況下為高電平，這將導(dǎo)致顯示音名錯誤，設(shè)置 zero[4..0]就是要將沒用到的引腳 (高音的高 3位、中音的高 1位和低音的高 1位 )賦一個低電平，從而避免顯示錯誤。第 7章 數(shù)字系統(tǒng)設(shè)計實例 LIBRARYIEEE。USEUSEENTITYsongISPORT(clk_4MHz,clk_4Hz:INSTD_LOGIC。 預(yù)置計數(shù)器和樂譜產(chǎn)生器的時鐘第 7章 數(shù)字系統(tǒng)設(shè)計實例 digit:BUFFERSTD_LOGIC_VECTOR(6DOWNTO0)。高、中、低音數(shù)碼管指示zero:OUTSTD_LOGIC_VECTOR(4DOWNTO0)。 用于數(shù)碼管高位置低speaker:outSTD_LOGIC 揚(yáng)聲器)。ENDsong。ARCHITECTUREsong_archOFsongIS第 7章 數(shù)字系統(tǒng)設(shè)計實例 SIGNALdivider,origin:STD_LOGIC_VECTOR(12DOWNTO0)。