【正文】 第 5章 計算機的存儲系統(tǒng) 存儲器概述 隨機存儲器（ RAM） 只讀存儲器（ ROM） 存儲器連接與擴展 8086/8088與存儲器連接（重點） 微機內(nèi)存儲器的組織 存儲器概述 作用： 存放待加工的原始數(shù)據(jù)和中間計算結(jié)果以及系統(tǒng)或 用戶程序等 。 第 5章 計算機的存儲系統(tǒng) 內(nèi)存 （ RAM+ROM） ： （ 半導(dǎo)體存儲器 ， 本章內(nèi)容 ) 磁盤 軟盤：普通 硬盤：從 10MB~幾百 GB 光盤 CD、 DVD (650MB、 ） 外存 磁光盤 MO： 高密度 、 大容量 、 快速 、 “ 無限次 ” 擦寫 、 壽命長 、 可靠性高 、 抗干擾強 、 性價比高 （ ~幾個 GB） 存儲器 e盤（基于 USB接口的電子盤等） 存儲器分類 1. 按內(nèi)存儲器與外存儲器來分類 第 5章 計算機的存儲系統(tǒng) 2. 按存儲載體材料分類 ?半導(dǎo)體材料 — 半導(dǎo)體存儲器： TTL型、 MOS型、 ECL型、 I2L型等； ?磁性材料 — 磁帶存儲器、軟磁盤存儲器和硬磁盤存儲器等； ?光介質(zhì)材料 — CDROM、 DVD等。 3. 按存儲器的功能來分類 ?按存儲器與 CPU的關(guān)系分類 控制存儲器 CM 、 主存儲器 MM 、 高速緩沖存儲器 Cache 、 外存儲器 EM ； ?按存儲器的讀寫功能分類 讀寫存儲器 RWM 、 只讀存儲器 ROM； ?按數(shù)據(jù)存儲單元的尋址方式分類 隨機存取存儲器 RAM 、 順序存取存儲器 SAM 、 直接存取存儲器DAM ； ?按半導(dǎo)體器件原理分類 晶體管邏輯存儲器 TTL 、 發(fā)射極耦合存儲器 ECL 、 單極性器件存儲器 MOS； 第 5章 計算機的存儲系統(tǒng) ?按存儲原理分類 隨機存取存儲器 RAM 、 只讀存儲器 ROM； ?按數(shù)據(jù)傳送方式分類 并行存儲器 PM、 串行存儲器 SM； 2. 最大存取時間： —— 訪問一次存儲器（對指定單元寫入或讀出）所需要的時間， 這個時間的上限值即最大存取時間，一般為十幾 ns到幾百 ns。 從 CPU給出有效的存儲器地址到存儲器輸出有效數(shù)據(jù)所需要的時間 1. 容量： 指一個存儲器芯片能存儲的二進制信息。 存儲器芯片容量 =存儲單元數(shù) 每單元的數(shù)據(jù)位數(shù) 例： 6264 8KB = 8K 8bit 6116 2KB = 2K 8bit 1字節(jié) =8 bit； 1KB=210字節(jié) =1024字節(jié)； 1MB=210KB=1024KB； 1GB=210MB=1024MB； 1TB=210GB=1024GB。 半導(dǎo)體存儲器的性能指標 3. 其他指標： 功耗，工作電源，可靠性，集成度，價格等。 半導(dǎo)體存儲器 （ Memory） 隨機存取存儲器 （ RAM） 只讀存儲器 （ ROM） 靜態(tài) RAM（ SRAM） 常用于 Cache 動態(tài) RAM（ DRAM） 常用于內(nèi)存條 掩膜 ROM 可編程 ROM（ PROM） 紫外線可擦除的 PROM（ EPROM） 電可擦除的 PROM（ EEPROM） 快擦寫存儲器 （ Flash Memory） 半導(dǎo)體存儲器的分類 ? 從應(yīng)用角度可分為兩大類： ? RAM具有易失性，可讀，可寫，常用于存放數(shù)據(jù)、中間結(jié)果等。 ? ROM在程序執(zhí)行時只能讀不能寫。常用于存放程序或不易變的數(shù)據(jù)。 ? 掩膜 ROM不可改寫。 ? 可編程 PROM、 EPROM、 E2PROM及 FLASH在 一定條件下可改寫 。 第 5章 計算機的存儲系統(tǒng) 一、 RAM原理 構(gòu)成 存儲體（ RS觸發(fā)器構(gòu)成的存儲矩陣 ） 外圍電路 譯碼電路、緩沖器 I/O控制電路 隨機存取存儲器 (RAM) 第 5章 計算機的存儲系統(tǒng) 靜態(tài) RAM（ SRAM） 地 址 譯 碼 器 存儲 矩陣 數(shù) 據(jù) 緩 沖 器 0 1 2n1 0 1 m 控制 邏輯 CS R/W n位 地址 m位 數(shù)據(jù) 存儲芯片內(nèi)部構(gòu)成示意圖 第 5章 計算機的存儲系統(tǒng) ?地址譯碼器： 接收來自 CPU的 n位地址，經(jīng)譯碼后產(chǎn)生 2n個地址選擇信號，實現(xiàn)對片內(nèi)存儲單元的選址。 ?控制邏輯電路： 接收片選信號 CS及來自 CPU的讀 /寫控制信號，形成芯片內(nèi)部控制信號，控制數(shù)據(jù)的讀出和寫入。 ?數(shù)據(jù)緩沖器： 寄存來自 CPU的寫入數(shù)據(jù)或從存儲體內(nèi)讀出的數(shù)據(jù)。 ?存儲體： 存儲體是存儲芯片的主體，由基本存儲元按照一定的排列規(guī)律構(gòu)成。 第 5章 計算機的存儲系統(tǒng) 行線 X列線 Y六管基本存儲電路寫控制（高有效）數(shù)據(jù)線讀控制（高有效）Q Q1. 存儲體 一個基本存儲電路能存儲 1位 2數(shù)。 （ 1） T1和 T2組成一個雙穩(wěn)態(tài)觸發(fā)器，用于保存數(shù)據(jù)。T3和 T4為負載管。 （ 2） 如 O1點為數(shù)據(jù) Q， 則O2點為數(shù)據(jù) /Q。 （ 3） 行選擇 線有效（高電 平）時， O1 、 O2處的數(shù)據(jù)信息通過門控管 T5和 T6送至T7和 T8 。 （ 4） 列選擇 線有效（高電 平）時， T7和 T8處的數(shù)據(jù)信息通過門控管 T7和 T8送至芯片 C的引腳，讀控制線有效則輸出至數(shù)據(jù)線。 2. 外圍電路 （ 1） 地址譯碼器 —— 對外部地址信號譯碼， 用以選擇要訪問的單元。 第 5章 計算機的存儲系統(tǒng) A0A1A2A3A4A5A6A7A8A9CEOEWE011 0 2 3Y0Y1Y 1 0 2 3D ( I / O )讀寫控制電路地址譯碼器① 單地址譯碼 （右圖 1） ： 譯碼器為 10:1024， 譯碼輸出線 210＝ 1024 根 。 引線太多，制造困難。 若要構(gòu)成 1K 1b個存儲單元， 需 10根地址線， 1根數(shù)據(jù)線。 ② 雙地址譯碼 （右圖 2） ： ? 有 X、 Y兩個譯碼器，每個有 10/2個輸入， 210/2個輸出，共輸出 210/2 210/2=210（ 1024）個狀態(tài)，而輸出線只有 2 210/2根。 ? 兩個 5:32譯碼器組成行列形式選中單元，大大減少引線。 A0A1A2A3A4Y03 1 0Y 3 1CE OE WED ( I / O ) 讀寫控制電路行譯碼器0 0 0 3 13 1 3 1A5 A6 A7 A8 A9X0X 3 1列譯碼器第 5章 計算機的存儲系統(tǒng) 存儲體 I/O 緩 沖 X譯碼 Y譯碼 存儲器控制邏輯 A0 A1 A P1 APA P+1 … A K D0 D1 D N1 R/W CE RAM基本結(jié)構(gòu)框圖 （ 2） I/O控制電路 R/W信號 0 寫有效 1 讀有效 （ CE或 CS） 0 選中芯片 1 未選中 例：一片 62256 為 32K*8的 RAM 地址線 15根， 數(shù)據(jù)線 8根， RAM的控制信號為 3根（ WE,OE,CE）。 常用 RAM有： 6116 6264 62256 低功耗 CMOS SRAM， 容量 8K 8bit； DIP封裝，單一 5V電源供電。 28PIN， 輸入輸出電平與 TTL兼容。最大存儲時間 70～ 120ns。 第 5章 計算機的存儲系統(tǒng)