電子技術及應用第9章(已修改)
2025-05-12 01:32 本頁面
【正文】 第 9章 組合邏輯電路 組合邏輯電路的分析 、 設計 本章主要內容： 返 回 前 進 組合邏輯電路的設計 1． 設計步驟 （ 1） 根據(jù)邏輯要求列出真值表； （ 2） 由真值表寫出表達式； （ 3） 化簡表達式 （ 一般用卡諾圖法化簡 ） ； （ 4） 得到邏輯圖 。 2． 設計舉例 某產品有 A、 B、 C、 D四種指標 ， 其中 A為主指標 。 當包含 A在內的三項指標合格時 ， 產品屬正品 ， 否則為廢品 。 設計產品質量檢驗器 （ 用與非門實現(xiàn) ） . 用 Y表示產品 。 A、 B、C、 D為 1時表示合格 ， 為0表示不合格 。 真值表如右： A B C D Y 0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0 1 1 0 0 1 0 0 0 0 1 0 1 0 0 1 1 0 0 0 1 1 1 0 1 0 0 0 0 1 0 0 1 0 1 0 1 0 0 1 0 1 1 1 1 1 0 0 0 1 1 0 1 1 1 1 1 0 1 1 1 1 1 1 公式 : Y = ABD + ACD + ABC + ABCD 用卡諾圖化簡 Y = ABD + ACD + ABC 化成與非形式： Y = ABD ACD ABC 作邏輯電路圖： 167。 編碼器 編碼器（ Coder） 將數(shù)字 、 字母 、 符號等轉換為二進制代碼的電路 。本節(jié)以十進制數(shù)碼 8421編碼器為例 。 電路構成設想： 電路由十個輸入端 （ 分別代表十個十進制數(shù)碼 ） 、 四個輸出端 （ 分別到表四位 8421碼 ）構成 。 正常工作時 ， 只能有一個輸入端輸入信號（ 低電平 ） ， 其余輸入端均無信號 （ 均為高電平 ） ，每次輸入都對應一組輸出代碼 。 設輸入端為 S0,S1,S2,S3,S4,S5,S6,S7,S8,S9 ,輸出端為 D,C,B,A， 控制標志端 S(S=1編碼 、 S=0不編碼 )，則真值表如下： S9 S8 S7 S6 S5 S4 S3 S2 S1 S0 D C B A S 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 0 1 0 0 0 1 1 2 1 1 1 1 1 1 1 0 1 1 0 0 1 0 1 3 1 1 1 1 1 1 0 1 1 1 0 0 1 1 1 4 1 1 1 1 1 0 1 1 1 1 0 1 0 0 1 5 1 1 1 1 0 1 1 1 1 1 0 1 0 1 1 6 1 1 1 0 0 1 1 1 1 1 0 1 1 0 1 7 1 1 0 1 1 1 1 1 1 1 0 1 1 1 1 8 1 0 1 1 1 1 1 1 1 1 1 0 0 0 1 9 0 1 1 1 1 1 1 1 1 1 1 0 0 1 1 求出表達式后 ， 得到如下電路： 集成 編碼器（以 74147為例 ） 1 113為數(shù)碼輸入端
電大資料相關推薦
鄂ICP備17016276號-1