dc、astro設(shè)計(jì)流程初級(jí)手冊(cè)(已修改)
2025-04-19 05:31 本頁面
【正文】 DC、Astro設(shè)計(jì)流程初級(jí)手冊(cè)：for_all_課件/design_flow_ralative/Linux解壓：%tar zxvf （%符號(hào)表示在Linux界面下直接輸入命令）直接可用注意：不要在widows下解壓，否則庫文件格式會(huì)出問題。第一部分 邏輯綜合這一部分主要在目錄syn下進(jìn)行。第一節(jié) 數(shù)據(jù)準(zhǔn)備（此部分已完成，下面的文字僅作說明，無需操作）首先把stand cell、pad和ram的db庫拷貝到syn/library下，把源代碼（.v）拷貝到了syn/source下，把dc的setup文件（.)拷貝到syn下，把綜合的腳本（包括約束腳本）拷貝到syn/scripts下，并且創(chuàng)建了syn/output和syn/reports準(zhǔn)備接收綜合結(jié)果。第二節(jié) 運(yùn)行Design Compiler進(jìn)行邏輯綜合進(jìn)入syn目錄，在tcl模式下啟動(dòng)綜合器：%dc_shellt調(diào)用tcl腳本進(jìn)行綜合：dc_shelltsource scripts/這一步可以自動(dòng)完成整個(gè)綜合過程。具體細(xì)節(jié)可參見syn/ 。完成以后，可以看到syn/output和syn/reports目錄下有相應(yīng)的文件輸出。退出dc_shellt。第三節(jié) 數(shù)據(jù)分析綜合過程中在syn/output下產(chǎn)生了4個(gè)文件，其中sdf是標(biāo)準(zhǔn)延時(shí)文件，用于仿真時(shí)的時(shí)序反標(biāo)，sdc是標(biāo)準(zhǔn)的約束文件，用于約束后面的布局布線。在syn/reports目錄下產(chǎn)生了時(shí)序和面積的報(bào)告。從報(bào)告文件中可以看出，時(shí)間上，相對(duì)于時(shí)鐘周期8ns較小，基本上可以進(jìn)行布局布線。，且大部分為pad所占。這是我們進(jìn)行下一步布局布線的依據(jù)。說明：因?yàn)閟etup timing往往是比較關(guān)鍵的，我們綜合時(shí)使用了slow庫作為目標(biāo)庫。綜合時(shí)，把stand cell（sc）的庫設(shè)為target_library，把sc、io、ram以及sythetic_library通通設(shè)為link_library。輸入驅(qū)動(dòng)和輸出負(fù)載使用pad模型模擬實(shí)際的驅(qū)動(dòng)和負(fù)載。input_delay通常設(shè)為時(shí)鐘周期的60%左右，output_delay大約設(shè)為時(shí)鐘周期的30%。把設(shè)計(jì)中pad和ram相應(yīng)的cell設(shè)為don’t_touch。主要是考慮到我們加的約束比較嚴(yán)。第二部分 布局布線這一部分主要在目錄PR下進(jìn)行。第一節(jié) 數(shù)據(jù)準(zhǔn)備（黑體字部分需要操作完成）首先，把stand cell、pad和ram的milkyway庫拷貝到PR/ref_lib下，把布局布線的腳本拷貝到PR/script下，把和工藝相關(guān)的文件拷貝到PR/star_rcxt和PR/tech下，把層次定義文件拷貝到PR/map下，并且創(chuàng)建了PR/design_data和PR/report兩個(gè)空目錄。另外，我們還需要將綜合得到的syn/。第二節(jié) 布局布線創(chuàng)建milkyway設(shè)計(jì)庫（參見Astro培訓(xùn)教材lab5a的task1和task2）1）在PR目錄下啟動(dòng)Astro。2）在Astro界面中選擇菜單Tools Data Prep，此時(shí)可以看到Astro菜單欄的條目發(fā)生了變化。3）選擇菜單Library Create…，彈出對(duì)話窗口。在Library Name中填入fifo，在Technology File Name中填入tech/，打開Set Case Sensitive選項(xiàng)，點(diǎn)擊”O(jiān)K”。（忽略warning，下同）之后可以發(fā)現(xiàn)多了PR/fifo目錄，這就是當(dāng)前設(shè)計(jì)庫所在目錄。4）Library Add Ref…Library Name填入fifo，Ref Library Name填入ref_lib/sc，點(diǎn)擊Apply。Ref Library Name填入ref_lib/io，點(diǎn)擊Apply。Ref Library Name填入ref_lib/ram，點(diǎn)擊OK。5）Library Show Refs…Library Name填入fifo，點(diǎn)擊OK?？梢钥吹絪c、io和ram的庫已經(jīng)綁定到設(shè)計(jì)庫了。6）Netlist In Verilog In…Verilog File Name填入design_data/Library Name填入fifoNet Name for 139。b0填入GNDNet Name for 139。b1填入VDD點(diǎn)擊OK這一步將f
公司管理相關(guān)推薦
鄂ICP備17016276號(hào)-1