微型計算機系統(tǒng)與接口：ch(11)(已修改)
2025-02-03 01:01 本頁面
【正文】 第二章 微處理器 ? 8086 微處理器 ? IA 微處理器的進化 ? Pentium 微處理器 Pentium 微處理器 ? Pentium 的結構特點 ? 超標量流水線 ? 指令的分支與預測 ? Pentium的工作模式 1）總線單元 2）數據 Cache 3）代碼 Cache 4）指令預取器 5）預取緩沖器 6）指令譯碼單元 7）控制單元 8）整數執(zhí)行單元 9）寄存器組 10）地址產生器 11）分頁單元 12）浮點單元 Pentium的 功能單元 Pentium 的結構特點 Pentium的功能單元 1）總線單元 l 地址發(fā)送接收器 l 寫緩沖器 l 數據總線收發(fā)器 l 總線控制邏輯 l 總線主控制 l 第二級 Cache控制 l 內部 Cache控制 l 奇偶校驗碼生成和控制 Pentium的功能單元 2）數據 Cache ? 8K字節(jié) ? 每行 32字節(jié) ? 兩路組相聯結構組織的高速緩存 ? Cache目錄為三端口結構 ? 允許兩條流水線同時訪問并支持監(jiān)聽功能。 Pentium的功能單元 3）代碼 Cache ? 8K字節(jié) ? 每行 32字節(jié) ? 兩路組相聯結構組織的高速緩存 ? Cache目錄為三端口結構 ? 允許兩條流水線同時訪問并支持監(jiān)聽功能。 Pentium的功能單元 4）指令預取器 將所需要的指令從代碼 Cache讀到指令預取器，如果所需要的指令行不在代碼 Cache中，它啟動一個總線的猝發(fā)周期， CPU從外部存儲器取指進行 Cache行填充操作 . Pentium的功能單元 5）預取緩沖器 ? 包含兩組指令預取緩沖器 ， 兩組之間 相互獨立 。 ? 指令預取器從指令 Cache中取出指令 ， 將它們順序 存放在一組預取緩沖器 中 ， 另一組 緩沖器則處于 空閑 狀態(tài) 。 ? 當 預測分支指令 會發(fā)生 轉移 時 ， 預取器將從轉移目標地址開始取出指令 ， 放入第二組 空閑的預取緩沖器中 。 ? 之后 ， 預取器一直使用第二組緩沖器直到 另一條分支指令 被預測 ， 再 切換 回第一組緩沖器 。 ? 在線性取指和執(zhí)行指令時 ， 預取緩沖器將一對指令分別送到兩條流水線 U和 V的指令譯碼器 ，進行指令配對分析 。 Pentium的功能單元 6）指令譯碼單元 ? 兩級指令譯碼單元 ， 譯碼級 1（ Decode1） 和譯碼級 2（ Decode2） 。 （ 組成 ） ? 譯碼級 1除了包含指令配對檢查邏輯以外 ， 還包含分支目標緩沖器 BTB（ Branch Target Buffer） 。BTB具有分支預測功能 。 （ 結構 ） ? 譯碼級 2包含流水線 U和 V的存儲器操作數產生邏輯 、 分段邏輯以及期望檢測邏輯 。 （ 結構 ） ? 在 Decode1中 ， 檢查在兩條流水線中操作碼是否滿足 Pentium指令的配對規(guī)則 ， 如果滿足 ， 兩條指令同時被送到 Decode2。 （ 功能 ） ? 如果指令是分支指令 ， 則由 BTB檢查預測該指令是否會發(fā)生分支轉移 。 在 Decode2中 ， 計算指令的操作數在存儲器中的地址 。 （ 功能 ） Pentium的功能單元 7）控制單元 ? 包含微代碼序列器和微代碼控制 ROM（ 組成 ） ? 進行解釋指 、 令控制斷點 、 控制中斷 （ 功能 ） ? 控制整數流水線和浮點流水線的操作 （ 功能 ） Pentium的功能單元 8）執(zhí)行單元 ? 兩個 ALU， 分別屬于 U、 V流水線 （ 結構 ） ? 一個桶狀移位器 ， 屬于 U流水線 （ 結構 ） ? U的執(zhí)行單元可以完成比 V相對復雜的指令 ， 并可先于 V中的 ALU完成操作 。 （ 功能 ） Pentium的功能單元 9）寄存器組 10） 地址產生器 每條流水線有一個地址產生器。根據每條流水線中指令的操作數形成特定的地址。 Pentium的功能單元 11） 分頁單元 將地址產生器來的線性地
教學課件相關推薦
鄂ICP備17016276號-1