計(jì)算機(jī)組成原理白中英第六章總線系統(tǒng)(已修改)
2025-02-01 11:56 本頁面
【正文】 2022年 2月 17日 11時 55分 1 年 月 日 時 分第六章 總線系統(tǒng) ?基本概念 ?總線接口 ?總線的總裁、定時和數(shù)據(jù)傳送模式 ?典型總線 2022年 2月 17日 11時 55分 2 總線結(jié)構(gòu) —— 基本概念 ? 總線的基本概念 ? 總線： 是構(gòu)成計(jì)算機(jī)系統(tǒng)的互聯(lián)機(jī)構(gòu)，是多個系統(tǒng)功能部件之間進(jìn)行數(shù)據(jù)傳送的公共通路。 ? 借助總線連接，計(jì)算機(jī)在各系統(tǒng)功能部件之間實(shí)現(xiàn)地址數(shù)據(jù)和控制信息的交換，并在爭用資源的基礎(chǔ)進(jìn)行工作。 2022年 2月 17日 11時 55分 3 總線結(jié)構(gòu) —— 基本概念 ? 總線的分類： 一個單處理器系統(tǒng)中的總線，分為三類 – 內(nèi)部總線： CPU內(nèi)部連接各寄存器及運(yùn)算部件之間的總線。 – 系統(tǒng)總線： CPU同計(jì)算機(jī)系統(tǒng)的其他高速功能部件之間互相連接的總線。 – I/O總線： 中、低速 I/O設(shè)備之間互相連接的總線。 2022年 2月 17日 11時 55分 4 總線結(jié)構(gòu) —— 基本概念 ? 總線的特性： – 物理特性： 指總線的物理連接方式。 – 功能特性： 總線中每一根線的功能。 – 電氣特性： 每一根線上信號的傳遞方向及有效電平范圍。 – 時間特性： 每根線在什么時間有效。 2022年 2月 17日 11時 55分 5 總線結(jié)構(gòu) —— 基本概念 ? 總線的標(biāo)準(zhǔn)化問題； ? 例如： ISA,EISA,VESA,PCI等等 ? 總線帶寬： 總線本身所能達(dá)到的最高傳輸速率。單位是兆字節(jié) /秒（ MB/S） 2022年 2月 17日 11時 55分 6 內(nèi)存條 芯片組 BIOS芯片 CPU插座 串行接口 AGP擴(kuò)展槽 PCI擴(kuò)展槽 電池 2022年 2月 17日 11時 55分 7 總線結(jié)構(gòu) —— 基本概念 ? 總線的連接方式： ? 通過設(shè)備適配器將種類繁多、速度各異的外圍設(shè)備連接到 CPU上，使他們能夠一起正常工作。設(shè)備適配器也稱為接口。 2022年 2月 17日 11時 55分 8 總線結(jié)構(gòu) —— 基本概念 ? 單機(jī)系統(tǒng)的總線連接方式： ? 單總線系統(tǒng) ? 雙總線系統(tǒng) ? 三總線系統(tǒng) 2022年 2月 17日 11時 55分 9 總線結(jié)構(gòu) —— 基本概念 CPU 主存 設(shè)備 適配器 設(shè)備 適配器 單總線結(jié)構(gòu) 系統(tǒng)總線 2022年 2月 17日 11時 55分 10 總線結(jié)構(gòu) —— 基本概念 ? 單總線 ? 特點(diǎn)： 結(jié)構(gòu)簡單，容易擴(kuò)充 ? 由于若干邏輯部件共用一條總線，因此，總線為分時工作狀態(tài)，否則，將會使整機(jī)工作速度降低。 2022年 2月 17日 11時 55分 11 CPU 主存 設(shè)備 適配器 設(shè)備 適配器 雙總線結(jié)構(gòu) 存儲總線 系統(tǒng)總線 特點(diǎn)：由于 CPU與主存交換數(shù)據(jù)的機(jī)會多，故增 加了存儲總線解決此問題，減輕了總線的負(fù)擔(dān)。 2022年 2月 17日 11時 55分 12 CPU 主存 設(shè)備 適配器 設(shè)備 適配器 IOP I/O總線 三總線結(jié)構(gòu) 系統(tǒng)總線 存儲總線 ? 通道的功能： 對外設(shè)的統(tǒng)一管理；完成外設(shè)與主存， CPU之間的數(shù)據(jù)傳送。 ? 特點(diǎn)： 提高了 CPU工作效率，同時也最大限度的提高外設(shè)的工作速度。 2022年 2月 17日 11時 55分 13 總線結(jié)構(gòu) —— 基本概念 ? 總線結(jié)構(gòu)對計(jì)算機(jī)系統(tǒng)性能的影響： – 最大存儲容量 （單總線和雙總線的區(qū)別） – 指令系統(tǒng) （單總線和雙總線的區(qū)別） – 吞吐量 （取決于主存的存取周期） 在計(jì)算機(jī)運(yùn)行時雙端口存儲器，每個端口對應(yīng)不同總線，提高了存取速度；在三總線中，采用通道控制，增加了 I/O總線，進(jìn)一步擴(kuò)展了系統(tǒng)的 吞吐量。 2022年 2月 17日 11時 55分 14 ?單總線結(jié)構(gòu)：主存、外設(shè)統(tǒng)一編址 ? 例： AB為 16位，則最大容量為 64K 60K 4K 0000H F3FFH F400H FFFFH 主存 外設(shè) 主存容量 216 2022年 2月 17日 11時 55分 15 ?雙總線結(jié)構(gòu)：主存、外存單獨(dú)編址。 ? 例： AB為 16位，則最大容量為 64K 主存 外設(shè) 64K 256 主存 存儲總線 AB=1664K 外設(shè) 系統(tǒng)總線 AB=8 256字節(jié) 2022年 2月 17日 11時 55分 16 ? 指令系統(tǒng)： ? CPU訪問主存、外設(shè)的指令由于總線的結(jié)構(gòu)不同而不同。 ? 例：單總線：主存 外設(shè)統(tǒng)一編址 ? 所以只有一條指令，如： ? MOV A， 0000H； A主存 ? MOV A， FFE0H； A外設(shè) 2022年 2月 17日 11時 55分 17 ? 雙總線：主存、外設(shè)單獨(dú)編址 ? 所以需要各種命令 ? 例： MOV A， 0020H； A外存 主存?zhèn)魉? IN A， 20H； A外設(shè) ? OUT (20)， A； 外設(shè) A 外設(shè)傳送 2022年 2月 17日 11時 55分 18 總線結(jié)構(gòu) —— 基本概念 ? 早期總線的內(nèi)部結(jié)構(gòu)： 實(shí)際上是處理器芯片引腳的延伸，是處理器與 I/O設(shè)備適配器的通道。 – 數(shù)據(jù)線 – 地址線 – 控制線 2022年 2月 17日 11時 55分 19 總線結(jié)構(gòu) —— 基本概念 CPU 存儲器 模塊 輸入設(shè)備 接口 輸出設(shè)備 接口 2022年 2月 17日 11時 55分 20 ? 簡單總線結(jié)構(gòu)的不足之處在于： ? 第一 CPU是總線上的唯一主控者。 ? 第二 總線信號是 CPU引腳信號的延伸，故總線結(jié)構(gòu)緊密與 CPU相關(guān)，通用性較差。 2022年 2月 17日 11時 55分 21 總線結(jié)構(gòu) —— 基本概念 ? 當(dāng)代總線結(jié)構(gòu)： – 數(shù)據(jù)傳送總線：由地址線、數(shù)據(jù)線和控制線組成。 – 仲裁總線：包括總線請求線和總線授權(quán)線 – 中斷和同步總線：包括中斷請求線和中斷認(rèn)可線。 – 公用線：包括時鐘信號線、電源線、地線和系統(tǒng)復(fù)位線等。 2022年 2月 17日 11時 55分 22 總線結(jié)構(gòu) —— 基本概念 CPUCACHE 模塊 存儲器 模塊 I/O 適配器 總線 控制器 數(shù)據(jù)傳送總線（數(shù)據(jù)線、地址線、控制線） 仲裁總線 中斷和同步總線 公用線 2022年 2月 17日 11時 55分 23 系統(tǒng)總線 —— 總線接口 ? 信息的傳送方式 –串行傳送 在串行傳送時，按順序來傳送表示一個數(shù)碼的所有二進(jìn)制位 (bit)的脈沖信號，每次一位，被傳送的數(shù)據(jù)需要在發(fā)送部件進(jìn)行并－－串變換，這稱為 拆卸 ，反之稱為 裝配 。 –并行傳送 對每個數(shù)據(jù)位都需要單獨(dú)一條傳輸線。信息有多少二進(jìn)制位組成，就需要多少條傳輸線，從而使得二進(jìn)制數(shù)“ 0”或“ 1”在不同的線上同時進(jìn)行傳送 。 –分時傳送 共享總線的部件分時使用總線 2022年 2月 17日 11時 55分 24 2022年 2月 17日 11時
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號-1