課程設(shè)計(jì)--基于51單片機(jī)的信號(hào)發(fā)生器的設(shè)計(jì)(已修改)
2025-01-29 04:07 本頁(yè)面
【正文】 通信工程學(xué)院課程設(shè)計(jì)說明書題 目 信號(hào)發(fā)生器的設(shè)計(jì) 課 程 名 稱 單片機(jī)原理及應(yīng)用A 專 業(yè) 電子信息工程 目 錄一、課程設(shè)計(jì)目的二、課程設(shè)計(jì)任務(wù)三、課程設(shè)計(jì)要求四、課程設(shè)計(jì)思路五、課程設(shè)計(jì)軟件仿真結(jié)果截圖六、課程設(shè)計(jì)體會(huì)七、主要參考文獻(xiàn)八、附錄：源程序代碼 課程設(shè)計(jì)目的：在學(xué)習(xí)《單片機(jī)原理及應(yīng)用A》課程的基礎(chǔ)上，進(jìn)一步深入理解MCS51單片機(jī)的結(jié)構(gòu)、工作原理和應(yīng)用技術(shù)，提高單片機(jī)控制系統(tǒng)設(shè)計(jì)、研發(fā)的能力；按照教學(xué)計(jì)劃的要求，利用一周時(shí)間，綜合應(yīng)用所學(xué)知識(shí)，設(shè)計(jì)具有一定功能的小型單片機(jī)控制系統(tǒng)，培養(yǎng)學(xué)生一定的自學(xué)能力和獨(dú)立分析問題、解決問題的能力，要求學(xué)生能通過獨(dú)立思考、查閱工具書、參考文獻(xiàn)，提出自己的設(shè)計(jì)方案，找出設(shè)計(jì)中遇到問題的解決途徑。 課程設(shè)計(jì)要求：整個(gè)課程設(shè)計(jì)的各個(gè)環(huán)節(jié)都要自己動(dòng)手。通過TLC5615串行D/A轉(zhuǎn)換芯片完成信號(hào)發(fā)生器設(shè)計(jì)，經(jīng)由示波器觀察信號(hào)波形；采用C語(yǔ)言編程實(shí)現(xiàn)； 其他要求參見“nKDE51單片機(jī)實(shí)驗(yàn)教學(xué)系統(tǒng)實(shí)驗(yàn)指導(dǎo)書；基本任務(wù)為必做項(xiàng)目，附加任務(wù)為選做項(xiàng)目；對(duì)課程設(shè)計(jì)進(jìn)行總結(jié)，撰寫課程設(shè)計(jì)說明書。三、課程設(shè)計(jì)任務(wù)：基本任務(wù)：利用nKDE51單片機(jī)實(shí)驗(yàn)教學(xué)系統(tǒng)上的硬件資源，實(shí)現(xiàn)信號(hào)發(fā)生器的功能。附加任務(wù)：通過鍵盤（1）選擇輸出信號(hào)的波形； （2）調(diào)整幅度、頻率等參數(shù)。工作量要求：（1）設(shè)計(jì)的硬件電路圖與程序流程圖； （2）源程序代碼； （3）系統(tǒng)運(yùn)行結(jié)果符合課程設(shè)計(jì)要求。四、課程設(shè)計(jì)思路：TLC5615TLC5615芯片結(jié)構(gòu)：引腳功能：DIN：串行數(shù)據(jù)輸入端 OUT SCLK SCLK：串行時(shí)鐘輸入端 REFin CS CS：片選端，低電平有效 DIN OUT:DAC模擬電壓輸出端 DOUT REFin：基準(zhǔn)輸入端TLC5615芯片工作原理：TLC5615由16位轉(zhuǎn)換寄存器、控制邏輯、10位DAC寄存器、上電復(fù)位、DAC、外部基準(zhǔn)放大器、基準(zhǔn)電壓倍增器等部分組成。TLC5615通過固定增益為2 的運(yùn)放緩沖電阻串接網(wǎng)絡(luò)，把10位數(shù)字?jǐn)?shù)據(jù)轉(zhuǎn)換成模擬電壓。上電時(shí)，內(nèi)部電路吧10DAC寄存器復(fù)位至全0，其輸出具有與基準(zhǔn)輸入相同的極性。（1）數(shù)據(jù)輸入。由于DAC是12位寄存器，所以在寫入10位數(shù)據(jù)后，最低2位寫入2個(gè)“0”。（2）輸出緩沖器。輸出緩沖器具有滿電源電壓幅度輸出，它帶有短路保護(hù)并能驅(qū)動(dòng)有100pF負(fù)載電容的2kΩ負(fù)載。（3）外部基準(zhǔn)。外部基準(zhǔn)電壓輸入經(jīng)過緩沖，使得DAC輸入電阻與代碼無(wú)關(guān)。因此，REFin的輸入電阻為10MΩ，輸入電容典型值為5pF，它們與輸入代碼無(wú)關(guān)?；鶞?zhǔn)電壓決定DAC的滿度輸出。（4）邏輯接口。邏輯輸入端可使用TTL或CMOS邏輯電平。使用滿電源電壓幅度時(shí)，CMOS邏輯可得到最小的功耗。使用TTL邏輯電平是，功耗需求增加約2倍。（5）串行時(shí)鐘和更新速率。TLC5615的最大串行時(shí)鐘頻率近似為14MHz。通常，數(shù)字更新速率受片選周期的限制。對(duì)于滿度輸入階躍跳變，這把更新頻率限制在80KHz。當(dāng)片選信號(hào)為低電平時(shí)，輸入數(shù)據(jù)讀入16bit移位寄存器。SCLK輸入的上升沿把數(shù)據(jù)移入輸入寄存器，接著，CS的上升沿把數(shù)據(jù)傳送至DAC寄存器，當(dāng)CS為高電平時(shí)，輸入的數(shù)據(jù)不能由時(shí)鐘同步送入輸入寄存器。所有CS的跳變應(yīng)發(fā)生在SCLK輸入為低電平時(shí)。DIN只需要輸入12位數(shù)據(jù)，DIN輸入的12位數(shù)據(jù)中，前10位為TLC5615輸入的D/A轉(zhuǎn)換數(shù)據(jù)，并且輸入時(shí)，高位在前，低位在后，后2位必須寫入為0的2位數(shù)值，因?yàn)門LC5615的DAC輸入鎖存器為12位寬。 總流程圖：開始鍵盤掃描（確定是否改變頻率、幅度）檢測(cè)按鍵，確定輸出波形 程序編譯及軟件仿真電路原理圖：元器件列表：元器件名稱所屬類型AT89C51Microprocessor ICSCRYSTAL 晶振MisecllaneousCAP 電容CapacitorRESPACK8ResistorCAP電容CapacitorSWITCH按鍵Switchesamp。relaysTLC5615C(L)DData ConvertersLM016L液晶顯示Display五、課程設(shè)計(jì)軟件仿真結(jié)果截圖：按下三角波鍵示波器輸出三角波，同時(shí)液晶屏上顯示“san jiao bo” 按下“鋸齒波”鍵示波器輸出三角波，同時(shí)液晶屏上顯示“ju chi bo” 按下“方波”鍵示波器輸出三角波，同時(shí)液晶屏上顯示“fang bo” 按下“正弦波”鍵示波器輸出三角波，同時(shí)液晶屏上顯示“sine” 當(dāng)無(wú)任何鍵按下時(shí)示波器輸出直線，同時(shí)液晶屏上顯示“wave” 顯示字符“三”： 課程設(shè)計(jì)體會(huì)：本次課程設(shè)計(jì)我做的是信號(hào)發(fā)生器，參考相關(guān)書籍和老師給的程序，很快就把三角波、鋸齒波、方波、正弦波四種波形顯示出來了。后面就是波形顯示切換和在液晶
環(huán)評(píng)公示相關(guān)推薦
鄂ICP備17016276號(hào)-1