cmos全加器課程設(shè)計(jì)(已修改)
2025-01-28 05:24 本頁(yè)面
【正文】 CMOS全加器課程設(shè)計(jì)報(bào)告姓名：學(xué)號(hào)：班級(jí)：一、電路邏輯功能分析A、B分別為加數(shù)與被加數(shù)，Ci為低位向本位的進(jìn)位值，S為“和”，Co為本位向高位的進(jìn)位值。全加器的邏輯關(guān)系為：S=A⊕B⊕Ci Co=ACi+BCi+AB=(A⊕B)Ci+AB全加器真值表： A B Ci S Co A B Ci S Co 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 1 0 1 0 1 0 1 0 1 1 0 0 1 0 1 1 0 1 1 1 1 1 0二、電路結(jié)構(gòu)的設(shè)計(jì)該電路傳輸門1與反相器構(gòu)成異或門，傳輸門2與反相器構(gòu)成同或門，其輸出分別為A⊕B、。同或門與異或門的關(guān)系為：只要將異或門的輸出端反相，如A變成，那么異或門就變成了同或門，反之亦然。該電路實(shí)現(xiàn)全加器的原理為：因?yàn)镾= A⊕B⊕Ci=( A⊕B)+（）Ci當(dāng)=0，A⊕B=1時(shí)，S=當(dāng)=1，A⊕B=0時(shí)，S= Ci因此，求和只需用一個(gè)2選1數(shù)據(jù)選擇器，用A⊕B和作為控制信號(hào)，用Ci與作為輸入信號(hào)即可。圖中傳輸門3和4組成2選1數(shù)據(jù)選擇器。進(jìn)位信號(hào)：Co=( A⊕B) Ci+AB當(dāng)A⊕B=0，則A=B=1 Co=1=A=B ， A=B=0 Co=0=A=B，即Co選擇A或B。當(dāng)A⊕B=1，則AB，Co=Ci，即Co選擇Ci。因此，同樣用一個(gè)2選1電路，用A⊕B和作為控制信號(hào)，Co在A和Ci選擇。圖中傳輸門5和6構(gòu)成2選1電路，完成進(jìn)位信號(hào)輸出功能。輸出端反相器一方面可以增加驅(qū)動(dòng)能力，另一方面可以完成反相還原極性，因?yàn)閿?shù)據(jù)選擇器輸入信號(hào)是和。三、全加器線路圖:四、全加器網(wǎng)表::* SPICE netlist written by SEdit Win32 * Written on Jun 12, 2011 at 23:16:01* Waveform probing mands.probe.options probefilename=+ probesdbfile=H:\fulladder\+ probetopmodule=Module0.include H:\fulladder\VPower Vdd Gnd 5va A Gnd PULSE (0 5 50n 5n 5n 50n 100n)vb B Gnd BIT ({0011} lt= 50n ht= 50n on=5 off=0 rt=5n ft=5n)vci Ci Gnd PWL (0ns 0V 200ns 0V 205ns 5V 400ns 5V).tran 1n 400n.print tran v(A) v(B) v(Ci) v(S) v(Co)* Main circuit: Module0M1 N13 A Gnd Gnd NMOS L=2u W=5u AD=66p PD=24u AS=66p PS=24u M2 N14 N12 Gnd Gnd NM
教學(xué)教案相關(guān)推薦
鄂ICP備17016276號(hào)-1