[工學(xué)]單片機(jī)原理及應(yīng)用(已修改)
2025-01-28 05:15 本頁面
【正文】 第 7章 單片機(jī)的系統(tǒng)擴(kuò)展 學(xué)習(xí)目標(biāo) ?掌握 51單片機(jī)擴(kuò)展總線的結(jié)構(gòu)及組成 ?掌握并行總線的邏輯與時(shí)序 ?掌握并行總線擴(kuò)展的地址譯碼方法 ?掌握 51單片機(jī)擴(kuò)展存儲器的方法 ?掌握 51單片機(jī)擴(kuò)展 I/O接口的方法 51單片機(jī)擴(kuò)展總線基礎(chǔ) 單片機(jī)集成了 CPU、 I/O接口 、 存儲器 、 定時(shí)器和中斷系統(tǒng)等計(jì)算機(jī)的基本部件 ， 外加電源 、 復(fù)位和時(shí)鐘等輔助電路即構(gòu)成一個(gè)能夠正常工作的 最小系統(tǒng) 。 X T A L 1X T A L 2P 0P 1P 2P 3R E S E T EA+ 5 V+ 5 V8888 然而 ， 51單片機(jī)的片上資源終歸有限 ， 針對某些應(yīng)用可能需要擴(kuò)展 ， 如增加存儲器容量和輸入輸出端口數(shù)量 ， 增加 ADC和 DAC等 。 MCS— 51 P2， P0 RD WR 外部程序 存 貯 器 擴(kuò)展 RAM 并行 I/O 接口 串行 I/O 接口 A/D 轉(zhuǎn)換 D/A 轉(zhuǎn)換 定時(shí)器 計(jì)數(shù)器 并行 I/O 設(shè) 備 串行 I/O 設(shè) 備 模擬量 輸 入 模擬量 輸 出 數(shù)據(jù)總線和地址總線 PSEN PSEN、 RD 和 WR等信號 構(gòu)成了 控制總線 。 為減少引腳數(shù)量，擴(kuò)展總線中的數(shù)據(jù)總線和地址總線低 8位采用了 分時(shí)復(fù)用 技術(shù)，即 P0口分時(shí)傳送地址總線信號的低 8位（ A0A7）和數(shù)據(jù)總線信號（ D0D7） . 單片機(jī)擴(kuò)展總線的結(jié)構(gòu)和組成 從 P0口中分離出地址總線低 8位地址信號： 外接一個(gè)鎖存器。 單片機(jī)的擴(kuò)展總線信號包括： 地址總線信號 A0A15； 數(shù)據(jù)總線信號 D0D7； 控制總線信號 ALE、 EA、 PSEN、 RD 和 WR. 擴(kuò)展總線信號名 信號的含義 與單片機(jī)引腳號信號定義的對應(yīng)關(guān)系 A0A7 數(shù)據(jù)總線低 8位 P0口鎖存輸出 A8A15 數(shù)據(jù)總線高 8位 P2口 D0D7 數(shù)據(jù)總線， 8位寬度 P0口 ALE 控制信號，地址鎖存使能 ALE 控制信號，程序存儲器使能，低電平有效 控制信號，外部訪問使能信號，低電平有效 / VPP 控制信號，讀信號，低電平有效 / 控制信號，寫信號，低電平有效 / PSENEARDWRPSENEARDWR (讀 XRAM ) (寫 XRAM ) 擴(kuò)展總線的邏輯關(guān)系和時(shí)序分析 state 1 P1 P2 state 2 P1 P2 state 3 P1 P2 state 4 P1 P2 state 5 P1 P2 state 6 P1 P2 state 1 P1 P2 state 2 P1 P2 CLK ALE PSEN P0 P2 訪問外部程序存儲器 MOVC A, @A+DPTR PCL DPL PCL DPH PCH PCH 數(shù)據(jù) 指令 取指令階段 執(zhí)行指令階段 state 1 P1 P2 state 2 P1 P2 state 3 P1 P2 state 4 P1 P2 state 5 P1 P2 state 6 P1 P2 state 1 P1 P2 state 2 P1 P2 CLK ALE PSEN P0 P2 PCL DPL PCL DPH PCH PCH 數(shù)據(jù) 指令 讀外部數(shù)據(jù)存儲器或端口 MOVX A, @DPTR 取指令階段 state 4 P1 P2 state 5 P1 P2 state 6 P1 P2 state 1 P1 P2 state 2 P1 P2 state 3 P1 P2 state 4 P1 P2 state 5 P1 P2 CLK ALE RD P0 P2 DPL DPH 數(shù)據(jù) 讀外部數(shù)據(jù)存儲器或端口 MOVX A, @DPTR 執(zhí)行階段 state 1 P1 P2 state 2 P1 P2 state 3 P1 P2 state 4 P1 P2 state 5 P1 P2 state 6 P1 P2 state 1 P1 P2 state 2 P1 P2 CLK ALE PSEN P0 P2 PCL DPL PCL DPH PCH PCH 數(shù)據(jù) 指令 取指令階段 寫外部數(shù)據(jù)存儲器或端口 MOVX @DPTR, A state 4 P1 P2 state 5 P1 P2 state 6 P1 P2 state 1 P1 P2 state 2 P1 P2 state 3 P1 P2 state 4 P1 P2 state 5 P1 P2 CLK ALE WR P0 P2 DPH 數(shù)據(jù) 寫外部數(shù)據(jù)存儲器或端口 MOVX @DPTR, A 執(zhí)行階段 DPL 擴(kuò)展存儲器時(shí) ， 通常使用多個(gè)存儲器芯片 。 總線擴(kuò)展的地址譯碼方法 存儲器芯片 3 16 KB 存儲器芯片 2 16 KB 存儲器芯片 1 16 KB 64KB 存儲器芯片 4 16 KB 每個(gè)存儲器芯片中的存儲單元的地址是不同的 。 FFFFH 存儲器芯片 4 16 KB 存儲器芯片 3 16 KB 存儲器芯片 2 16 KB 存儲器芯片 1 16 KB 0000H FFFFH … C000H BFFFH … 8000H 7FFFH … 4000H 3FFFH … 0000H 相應(yīng)地 ， 整個(gè)存儲空間可分為 4頁 ， 不同的存儲芯片占用不同的頁面 。 FFFFH 第 4頁 存儲器芯片 4 第 3頁 存儲器芯片 3 第 2頁
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號-1