第八章可編程邏輯器件pld可編程邏輯器件programmable(已修改)
2024-11-02 12:14 本頁面
【正文】 第八章 可編程邏輯器件 PLD 可編程邏輯器件 Programmable Logic Device 專用集成電路 ASIC Application Specific Integrated Circuit 現(xiàn)場可編程邏輯陣列 FPLA Field Programmable Logic Array 可編程陣列邏輯 PAL Programmable Array Logic 通用陣列邏輯 GAL 可擦除的可編程邏輯器件 EPLD 現(xiàn)場可編程門陣列 FPGA Field Programmable Gate Array EPLD、 CPLD、 FPGA集成度較高，稱為高密度 PLD。 可以滿足一般數(shù)字系統(tǒng)的需要。 PLD Y=P1+P3+P4 互補輸出緩沖器 P=ABD 不用的與門 三態(tài)輸出緩沖器 邏輯圖形畫法 現(xiàn)場可編程邏輯陣列 （ FPLA） 與 ROM陣列的區(qū)別： ROM與陣列是 最小項陣列，陣列龐大。 PLA與陣列實現(xiàn) 最簡與或式， 與陣列乘積項可編程。 有 8個與門， 4個或門，可實現(xiàn) 4個與或式，每式可有 8個乘積項 控制三態(tài)輸出緩沖器， =0輸出邏輯函數(shù)。 DCBAA B C DY ??3BDACY ??2BABABAY ????1DCCDDCY ????0OE OEFPLA的編
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號-1