55總線時(shí)序(已修改)
2025-10-23 16:32 本頁面
【正文】 1 總線時(shí)序 ? 時(shí)序 （ Timing） 描述各信號隨時(shí)間的變化及相互間的因果關(guān)系 。 ? 總線時(shí)序描述 CPU引腳如何實(shí)現(xiàn)總線操作 ? CPU時(shí)序決定系統(tǒng)各部件間的同步和定時(shí) 什么是 總線操作 ？ 2 基本的總線操作 ? 總線操作 是指 CPU通過總線對外進(jìn)行的各種操作 ? 8086的總線操作主要有： ? 存儲(chǔ)器及 I/O的 讀操作 ? 存儲(chǔ)器及 I/O的 寫操作 ? 中斷響應(yīng)操作 ? 總線請求及響應(yīng)操作 ? 總線空閑 —— 指 CPU正進(jìn)行內(nèi)部操作 、 不進(jìn)行對外操作的 總線 空閑狀態(tài) Ti 什么是 總線周期 ？ 3 8086的總線時(shí)序 （續(xù)） ? 任何指令的 取指 都會(huì)產(chǎn)生 存儲(chǔ)器讀總線周期 ， 讀取的內(nèi)容是指令代碼 ? 任何一條以 存儲(chǔ)單元為源操作數(shù) 的指令都將引起 存儲(chǔ)器讀總線周期 ， 任何一條 以存儲(chǔ)單元為目的操作數(shù) 的指令都將引起 存儲(chǔ)器寫總線周期 ? 執(zhí)行 IN指令產(chǎn)生 I/O讀總線周期 ， 執(zhí)行 OUT指令產(chǎn)生 I/O寫總線周期 ? CPU響應(yīng)可屏蔽中斷 時(shí)產(chǎn)生 中斷響應(yīng)總線周期 指令 add [bx], ax 將產(chǎn)生那些總線周期 ？ 如何實(shí)現(xiàn) 同步 ？ 4 8088的總線時(shí)序 （續(xù)） ? 總線操作中的時(shí)序同步 ? CPU總線周期采用 同步時(shí)序 ： ? 各部件都以系統(tǒng)時(shí)鐘信號為基準(zhǔn) ? 當(dāng)相互不能配合
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號-1