【正文】 1 第 4章 中斷控制、定時(shí) /計(jì)數(shù)器與串行口 ? CPU與外設(shè)通信方式概述 ? 增強(qiáng)型 MCS51中斷控制系統(tǒng) ? 增強(qiáng)型 MCS51定時(shí) /計(jì)數(shù)器 ? 串行通信系統(tǒng) ?習(xí)題 4 2 在計(jì)算機(jī)系統(tǒng)中， CPU速度快，外設(shè)速度慢，這樣CPU與外設(shè)之間進(jìn)行數(shù)據(jù)交換時(shí)，就遇到了 CPU與外設(shè)之間的同步問題。例如，當(dāng) CPU讀外設(shè)送來的數(shù)據(jù)時(shí)，外設(shè)必須處于準(zhǔn)備就緒狀態(tài)， CPU方可讀取數(shù)據(jù)總線上的數(shù)據(jù)；當(dāng) CPU向外設(shè)輸出數(shù)據(jù)時(shí)，必須確認(rèn)外設(shè)是否處于空閑狀態(tài)，否則外設(shè)可能無法接收 CPU送來的數(shù)據(jù)。目前，外圍設(shè)備與 CPU之間常用的通信方式有三種：查詢方式、中斷傳輸方式和直接存儲(chǔ)器存取 (簡(jiǎn)稱 DMA)方式。由于在單片機(jī)控制系統(tǒng)中，外設(shè)與 CPU之間需要傳送的數(shù)據(jù)量較少，對(duì)傳輸率要求不高，一般不用 DMA方式，這里也就不介紹了。 CPU與外設(shè)通信方式概述 3 查詢方式 查詢方式包括查詢輸出方式和查詢輸入方式。所謂查詢輸入方式，是指 CPU讀外設(shè)數(shù)據(jù)前，先查詢外設(shè)是否處于準(zhǔn)備就緒狀態(tài) (即外設(shè)是否已將數(shù)據(jù)輸出到 CPU的數(shù)據(jù)總線上 )；查詢輸出方式是指 CPU向外設(shè)輸出數(shù)據(jù)前，先查詢外設(shè)是否處于空閑狀態(tài) (即外設(shè)是否可以接收 CPU輸出的數(shù)據(jù) )。 4 下面以 CPU向外設(shè)輸出數(shù)據(jù)為例，簡(jiǎn)要介紹查詢傳輸方式的工作過程。當(dāng) CPU需要向外設(shè)輸出數(shù)據(jù)時(shí)，先將控制命令 (如外設(shè)的啟動(dòng)命令 )寫入外設(shè)的控制端口，然后不斷讀外設(shè)的狀態(tài)口，當(dāng)發(fā)現(xiàn)外設(shè)處于空閑狀態(tài)后，就將數(shù)據(jù)寫入外設(shè)的數(shù)據(jù)口，完成數(shù)據(jù)的輸出過程。 可見，查詢方式硬件開銷少、傳輸程序簡(jiǎn)單。但缺點(diǎn)是 CPU占用率高，因?yàn)樵谕庠O(shè)未準(zhǔn)備就緒或處于非空閑狀態(tài)前， CPU一直處于查詢狀態(tài)，不能執(zhí)行其他操作，任何時(shí)候都只能與一個(gè)外設(shè)進(jìn)行數(shù)據(jù)交換。 5 中斷傳輸方式 采用中斷傳輸方式通信可以克服采用查詢方式進(jìn)行通信時(shí)存在的缺陷。當(dāng) CPU需要向外設(shè)輸出數(shù)據(jù)時(shí)，將啟動(dòng)命令寫入外設(shè)控制口后就繼續(xù)執(zhí)行隨后的指令序列，而不是被動(dòng)等待；當(dāng)外設(shè)處于空閑狀態(tài)，可以接收數(shù)據(jù)時(shí)，由外設(shè)向 CPU發(fā)出允許數(shù)據(jù)傳送的請(qǐng)求信號(hào) (即中斷請(qǐng)求信號(hào) )，如果滿足中斷響應(yīng)條件， CPU將暫停執(zhí)行隨后的指令序列，轉(zhuǎn)去執(zhí)行預(yù)先安排好的數(shù)據(jù)傳送程序 (即中斷服務(wù)程序 )。 6 CPU響應(yīng)外設(shè)中斷請(qǐng)求的過程稱為中斷響應(yīng)；待完成數(shù)據(jù)傳送后，再返回?cái)帱c(diǎn)處繼續(xù)執(zhí)行被中斷了的程序的過程稱為中斷返回?？梢?，在中斷傳輸方式中， CPU發(fā)出控制命令后將繼續(xù)執(zhí)行控制命令后的指令序列，而不是通過檢測(cè)外設(shè)的狀態(tài)來確定外設(shè)是否處于空閑狀態(tài)。這不僅提高了CPU的利用率，而且只要能合理安排相應(yīng)中斷的優(yōu)先級(jí)以及同優(yōu)先級(jí)中斷的查詢順序即可同時(shí)與多個(gè)外設(shè)進(jìn)行數(shù)據(jù)交換。因此，中斷傳輸方式是 CPU與外設(shè)之間最常見的一種數(shù)據(jù)傳輸方式。 7 1. 中斷源 在計(jì)算機(jī)控制系統(tǒng)中，把引起中斷的事件稱為中斷源。在單片機(jī)控制系統(tǒng)中，常見的中斷源有： 外部中斷，如 CPU某些特定引腳電平變化引起的中斷。 各類定時(shí) /計(jì)數(shù)器溢出中斷 (即定時(shí)時(shí)間到或計(jì)數(shù)器滿中斷 )。 串行發(fā)送結(jié)束中斷。 串行接收有效中斷。 電源掉電中斷。 8 在計(jì)算機(jī)控制系統(tǒng)中，外設(shè)一般以中斷方式與 CPU進(jìn)行數(shù)據(jù)交換，中斷源的數(shù)目較多，為此需要一套能夠管理、控制多個(gè)外設(shè)中斷請(qǐng)求的部件 ——中斷控制器。計(jì)算機(jī)內(nèi)中斷控制器的功能越強(qiáng)，能管理、控制的中斷源個(gè)數(shù)越多，該計(jì)算機(jī)系統(tǒng)的性能也就越高。 9 2. 中斷優(yōu)先級(jí) 當(dāng)多個(gè)外設(shè)以中斷方式與 CPU進(jìn)行數(shù)據(jù)交換時(shí)，可能遇到兩個(gè)或兩個(gè)以上外設(shè)中斷請(qǐng)求同時(shí)有效的情形。在這種情況下， CPU先響應(yīng)哪一個(gè)外設(shè)的中斷請(qǐng)求？這就涉及到中斷優(yōu)先級(jí)問題。一般來說，為了能夠處理多個(gè)中斷請(qǐng)求，中斷控制系統(tǒng)均提供中斷優(yōu)先級(jí)控制。有了中斷優(yōu)先級(jí)控制后，就可以解決多個(gè)中斷請(qǐng)求同時(shí)有效時(shí)，先響應(yīng)哪一個(gè)中斷請(qǐng)求的問題，以及高優(yōu)先級(jí)中斷請(qǐng)求可中斷低優(yōu)先級(jí)中斷處理進(jìn)程，實(shí)現(xiàn)中斷嵌套。 10 3. 中斷開關(guān) 有時(shí)為避免某一處理過程被中斷，中斷控制器給每一個(gè)中斷源都設(shè)置了一個(gè)中斷請(qǐng)求屏蔽位，用于屏蔽 (即禁止 )相應(yīng)中斷源的中斷請(qǐng)求。當(dāng)某一中斷源的中斷請(qǐng)求處于禁止?fàn)顟B(tài)時(shí)，即使該中斷請(qǐng)求有效， CPU也不響應(yīng)，相當(dāng)于中斷源的中斷被關(guān)掉。此外，還設(shè)有一個(gè)總的中斷請(qǐng)求屏蔽位，當(dāng)該位處于禁止?fàn)顟B(tài)時(shí)， CPU將忽略所有中斷源的中斷請(qǐng)求，相當(dāng)于中斷源的總開關(guān)。 11 4. 中斷處理過程 中斷處理過程包含中斷查詢和中斷響應(yīng)兩個(gè)方面，涉及以下幾個(gè)問題，即當(dāng)某一事件發(fā)生時(shí)，對(duì)應(yīng)的中斷標(biāo)志，即中斷請(qǐng)求何時(shí)有效？ CPU什么時(shí)候查詢中斷標(biāo)志？在什么情況下 CPU會(huì)響應(yīng)中斷請(qǐng)求？下面結(jié)合增強(qiáng)型 MCS51中斷控制系統(tǒng)逐一介紹。 12 增強(qiáng)型 MCS51系列內(nèi)嵌的中斷控制器可以管理具有 4個(gè)中斷優(yōu)先級(jí)的 6個(gè)中斷源 (增強(qiáng)型 MCS51 CPU可管理的中斷源個(gè)數(shù)與標(biāo)準(zhǔn) MCS52子系列相同 )，其結(jié)構(gòu)如圖 41所示。 增強(qiáng)型 MCS51中斷控制系統(tǒng) 13 圖 41 增強(qiáng)型 MCS51中斷控制系統(tǒng)結(jié)構(gòu) 14 在增強(qiáng)型 MCS51系列中， 6個(gè)中斷源對(duì)應(yīng) 8個(gè)中斷請(qǐng)求標(biāo)志，每一中斷源對(duì)應(yīng)一個(gè)中斷開關(guān) (串行發(fā)送結(jié)束中斷標(biāo)志 TI和串行接收有效中斷標(biāo)志 RI相“或”后作為一個(gè)中斷源 ——串行口中斷，共用一個(gè)中斷開關(guān)；定時(shí)器 T2溢出中斷 TF2和外部觸發(fā)中斷 EXF2相“或”后作為一個(gè)中斷源 ——定時(shí)器 T2中斷，共用一個(gè)中斷開關(guān) )。當(dāng)某一中斷請(qǐng)求標(biāo)志有效時(shí)， CPU是否查詢相應(yīng)中斷請(qǐng)求標(biāo)志，由中斷控制寄存器 IE相應(yīng)位決定 (其中 EA是中斷總開關(guān) )。增強(qiáng)型 MCS51系列具有 4個(gè)中斷優(yōu)先級(jí)，中斷源優(yōu)先級(jí)由優(yōu)先級(jí)控制寄存器 IPH、 IP對(duì)應(yīng)位編碼確定。同級(jí)中斷硬件查詢順序依次是外中斷 、定時(shí)器 T0溢出中斷、外中斷 、定時(shí)器 T1溢出中斷、串行口中斷和定時(shí)器 T2溢出中斷。 INT0 INT115 中斷源及中斷標(biāo)志 增強(qiáng)型 MCS51 CPU在每個(gè)機(jī)器周期的 S5P2時(shí)刻順序采樣各中斷源，當(dāng)發(fā)現(xiàn)某一中斷有效 (出現(xiàn) )時(shí)，相應(yīng)中斷標(biāo)志置 1，表明對(duì)應(yīng)事件發(fā)生了。其中外中斷 、外中斷 以及定時(shí) /計(jì)數(shù)器 T0、 T1的中斷標(biāo)志存放在定時(shí) /計(jì)數(shù)控制寄存器 TCON中，該寄存器各位含義如圖 42所示。 寄存器 TCON的 IT0位和 IE0位與外中斷 有關(guān)，其中 IE0為外中斷 中斷標(biāo)志； IT0為外中斷 觸發(fā)方式選擇位 (0為低電平觸發(fā)； 1為下降沿觸發(fā) )。 INT0INT0INT0INT0 INT0INT116 外中斷 從 ，可以選擇低電平觸發(fā)或下降沿觸發(fā)。當(dāng) IT0位為 0時(shí)，外中斷 被定義為低電平觸發(fā)。 MCS51在每個(gè)機(jī)器周期的 S5P2相檢測(cè)并鎖存，當(dāng)檢測(cè)到 ，便將外中斷 中斷標(biāo)志 IE0位置 1。為防止漏檢，采用低電平觸發(fā)時(shí)，外中斷 低電平保持時(shí)間不能小于一個(gè)機(jī)器周期。例如，當(dāng)晶振頻率為 12?MHz時(shí)，在“ 12時(shí)鐘 /機(jī)器周期”模式下，一個(gè)機(jī)器周期為 1?μs，則外中斷 低電平有效時(shí)間必須大于 1?μs。 INT0INT0INT0INT0INT0INT017 圖 42 與中斷功能有關(guān)的寄存器 TCON各位含義 18 當(dāng) IT0位為 1時(shí)，外中斷 被定義為下降沿觸發(fā)。MCS51 CPU在每個(gè)機(jī)器周期的 S5P2相采樣 ，如果相鄰兩個(gè)機(jī)器周期的采樣值分別為高、低電平 (即前一機(jī)器周期的 S5P2相采樣到高電平，而后一機(jī)器周期的 S5P2相采樣到低電平 )，就將外中斷 的中斷標(biāo)志 IE0位置 1。由于僅在每個(gè)機(jī)器周期的 S5P2相采樣 ，因此采用下降沿觸發(fā)方式時(shí)，外中斷 高、低電平的保持時(shí)間也必須大于一個(gè)機(jī)器周期，否則也可能出現(xiàn)漏檢。例如，當(dāng)晶振頻率為 12?MHz時(shí)，在“ 12時(shí)鐘 /機(jī)器周期”模式下，外部中斷信號(hào)的最高頻率是 500?kHz的方波。 INT0INT0INT0INT019 IT1位和 IE1位與外中斷 有關(guān)，其中 IT1位用于選擇外中斷 的觸發(fā)方式， IE1位為外中斷 有效標(biāo)志，含義與 IT0和 IE0位相同。 TF0位和 TF1位分別是定時(shí) /計(jì)數(shù)器 T0和 T1的溢出中斷標(biāo)志。而定時(shí) /計(jì)數(shù)器 T2溢出中斷標(biāo)志 TF2存放在定時(shí) /計(jì)數(shù)器 T2控制寄存器 T2CON中，有關(guān)定時(shí)器溢出中斷下節(jié)將詳細(xì)介紹。 串行發(fā)送結(jié)束標(biāo)志 TI和串行接收有效標(biāo)志 RI存放在串行口控制寄存器 SCON中，本章后面將詳細(xì)介紹。 INT1INT1INT120 中斷控制 1. 中斷允許控制寄存器 IE 當(dāng)某一中斷 (事件 )出現(xiàn)時(shí)，相應(yīng)的中斷請(qǐng)求標(biāo)志位置1(即中斷有效 )，但該中斷請(qǐng)求能否被 CPU查詢，由中斷控制寄存器 IE相應(yīng)位決定 (MCS51 CPU在每個(gè)機(jī)器周期的 S6狀態(tài)查詢處于允許狀態(tài)的中斷請(qǐng)求標(biāo)志 )，中斷控制寄存器IE各位含義如圖 43所示。 EA——中斷允許 /禁止位 (0禁止， 1允許 )，即中斷請(qǐng)求的總開關(guān)。當(dāng) EA為 0時(shí)，將屏蔽所有中斷請(qǐng)求。 EX0——允許 /禁止 中斷 (0禁止， 1允許 )，當(dāng) EX0位為 0時(shí)，禁止 中斷。 EX1——允許 /禁止 中斷 (0禁止， 1允許 )，當(dāng) EX1位為 0時(shí)，禁止 中斷。 INT0INT1INT1INT021 圖 43 中斷控制寄存器 IE各位含義 22 ET0——允許 /禁止定時(shí)器 T0中斷 (0禁止， 1允許 )，當(dāng)ET0位為 0時(shí)，禁止定時(shí) /計(jì)數(shù)器 T0中斷。 ET1——允許 /禁止定時(shí)器 T1中斷 (0禁止， 1允許 )，當(dāng)ET1位為 0時(shí)，禁止定時(shí) /計(jì)數(shù)器 T1中斷。 ES——允許 /禁止串行口中斷，當(dāng) ES位為 0時(shí)，禁止串行口中斷。 ET2——允許 /禁止定時(shí)器 T2中斷 (0禁止， 1允許 )，當(dāng)ET2位為 0時(shí)，禁止定時(shí) /計(jì)數(shù)器 T2中斷。 23 由于 IE寄存器具有位尋址功能，因此可通過位操作指令允許或禁止其中的任一中 斷，如： SETB EA ；開中斷 SETB ?EX0 ；允許 中斷 CLR ???ES ；禁止串行口中斷 例如當(dāng) TCON的 IT0位為 0時(shí)，只要在 S5P2相采樣到 引腳為低電平， 中斷請(qǐng)求標(biāo)志 IE0就為 1。但當(dāng) EX0或 EA之一為 0時(shí)， CPU將不查詢 IE0的中斷請(qǐng)求標(biāo)志 (即該中斷請(qǐng)求被 CPU忽略 )。 INT0INT024 2. 中斷優(yōu)先級(jí)控制寄存器 IP及 IPH 標(biāo)準(zhǔn) MCS51內(nèi)核只有兩個(gè)中斷優(yōu)先級(jí)，各中斷源優(yōu)先級(jí)由 IP寄存器控制 (0為低優(yōu)先級(jí)， 1為高優(yōu)先級(jí) )，中斷優(yōu)先級(jí)控制寄存器 IP各位含義如圖 44(a)所示。 增強(qiáng)型 MCS51內(nèi)核中斷控制器具有四個(gè)中斷優(yōu)先級(jí)，除了標(biāo)準(zhǔn) MCS51 CPU的中斷優(yōu)先級(jí)控制寄存器 IP外，還增加了一個(gè)中斷優(yōu)先級(jí)高位控制寄存器 IPH(字節(jié)地址為 B7H)，IPH寄存器各位含義如圖 44(b)所示，即中斷源的優(yōu)先級(jí)由IPH、 IP對(duì)應(yīng)位編碼決定，具體情況如下： 25 優(yōu)先級(jí) 0 0 0級(jí) (優(yōu)先級(jí)最低 ) 0 1 1級(jí) 1 0 2級(jí) 1 1 3級(jí) (優(yōu)先級(jí)最高 ) 26 圖 44 中斷優(yōu)先級(jí)控制寄存器 (a) 中斷優(yōu)先級(jí)控制寄存器 IP各位含義； (b) 中斷優(yōu)先級(jí)控制寄存器高位 IPH各位含義 27 PX0H、 PX0——外中斷 優(yōu)先級(jí)高、低位。 PX1H、 PX1——外中斷 優(yōu)先級(jí)高、低位。 PT0H、 PT0——定時(shí) /計(jì)數(shù)器 T0優(yōu)先級(jí)高、低位。 PT1H、 PT1——定時(shí) /計(jì)數(shù)器 T1優(yōu)先級(jí)高、低位。 PSH、 PS——串行口中斷優(yōu)先級(jí)高、低位。 PT2H、 PT2——定時(shí) /計(jì)數(shù)器 T2優(yōu)先級(jí)高、低位。 可見，當(dāng) IPH為 xx000000B時(shí)，中斷優(yōu)先級(jí)僅由 IP寄存器決定，即與標(biāo)準(zhǔn) MCS51內(nèi)核中斷優(yōu)先級(jí)兼容。 INT0INT128 3. 硬件查詢順序 改變 IPH、 IP寄存器的值，即可使相應(yīng)中斷源優(yōu)先級(jí)升高或降低。增強(qiáng)型 MCS51具有六個(gè)中斷源，而只有四個(gè)中斷優(yōu)先級(jí)，這就必然存在兩個(gè)或兩個(gè)以上中斷源優(yōu)先級(jí)相同。例如，當(dāng) IPH為 00010001B而 IP為 00001001B時(shí)，外中斷 優(yōu)先級(jí)為 3(最高 )，串行口中斷優(yōu)先級(jí)為 2，定時(shí) /計(jì)數(shù)器 T1中斷優(yōu)先級(jí)為 1，而其他三個(gè)中斷源優(yōu)先級(jí)均為0(