dsp原理及應(yīng)用第一章(已修改)
2025-05-27 21:22 本頁面
【正文】 1 DSP原理及應(yīng)用 2 第一章 DSP技術(shù)概述 第二章 DSP芯片結(jié)構(gòu)介紹 第三章 DSP指令系統(tǒng)及特點 第四章 DSP軟件開發(fā)過程 第五章 匯編語言編程舉例 主要內(nèi)容 3 第一章 DSP技術(shù)概述 第三節(jié) DSP芯片的選擇 第一節(jié) DSP系統(tǒng)概述 第四節(jié) DSP芯片的主要優(yōu)點與應(yīng)用領(lǐng)域 第五節(jié) DSP應(yīng)用系統(tǒng)的開發(fā)工具 第二節(jié) DSP芯片技術(shù)的發(fā)展 4 第一節(jié) DSP系統(tǒng)概述 DSP系統(tǒng) 模擬系統(tǒng) 數(shù)字信號 模擬信號 運算過程 強調(diào)控制 實時處理 FPGA/CPLD DSP芯片 模擬器件 5 一、 DSP系統(tǒng)的特點 1. 精度高 模擬網(wǎng)絡(luò)元件 （ R、 L、 C等） 精度 103 模擬網(wǎng)絡(luò)系統(tǒng) 難 數(shù)字系統(tǒng) 17位字長 DSP、 D/A 精度 105 6 信號 放大器 A 信號 放大器 B 計算機 A 計算機 B A、 B結(jié)果可能不同 A、 B結(jié)果果相同 只要誤差不超過 0、 1判決電平 7 DSP系統(tǒng) 表面貼裝 ASIC芯片 DSP CPLD FPGA 開發(fā) 壓縮體積 降低成本 8 4. 接口方便 以現(xiàn)代數(shù)字技術(shù)為基礎(chǔ)的系統(tǒng)或設(shè)備都是兼容的，系統(tǒng)接口方便。 DSP系統(tǒng) DSP CPLD FPGA 可編程 改變軟件 不同的功能 硬件更簡單 DSP系統(tǒng)開發(fā)周期大大縮短 9 DSP系統(tǒng) DSP CPLD FPGA 可編程 可編程 保密性好 隱蔽內(nèi)部總線地址變化 做成 ASIC 保密性能幾乎無懈可擊 10 信號的采樣頻率與 DSP系統(tǒng)的運算速度相比較低的場合。 系統(tǒng) n 信道 1 信道 2 信道 n 實時性要求不高的場合。 應(yīng)用場合 DSP系統(tǒng) 系統(tǒng) 2 系統(tǒng) 1 11 二、 DSP系統(tǒng)的設(shè)計思路 輸入 抗混疊濾波器 A/D D/A DSP芯片 平滑濾波器 輸出 典型的 DSP系統(tǒng) 12 DSP應(yīng)用 定義系統(tǒng)性能指標 選擇 DSP芯片 軟件編程 硬件設(shè)計 軟件調(diào)試 硬件調(diào)試 系統(tǒng)集成 系統(tǒng)調(diào)試 DSP系統(tǒng)設(shè)計前： ?明確設(shè)計任務(wù) ?給出設(shè)計任務(wù)書 功能描述準確 功能描述清楚 描述的方式 人工語言 流程圖 算法描述 ?將設(shè)計任務(wù)書轉(zhuǎn)化為量化的技術(shù)指標。 13 技術(shù)指標的確定 系統(tǒng)采樣 頻率 信號 頻率 最復雜的算法 所需最大時間 對實時程 度的要求 片內(nèi)、外 RAM的容量 數(shù)量及程序 的長短 1 32位 定點、浮點運算 系統(tǒng)所要求的精度 輸入輸出 端口要求 計算、控制 選定DSP芯片型號 14 成本 供貨能力 技術(shù)支持 開發(fā)系統(tǒng) 體積 功耗 工作環(huán)境溫度 DSP A/D D/A RAM 性能指標 其它因素的考慮 15 總體設(shè)計 軟件 系統(tǒng)初步分工 硬件 16 2. 軟件設(shè)計階段 源程序 匯編器匯編 目標文件 鏈接器連接 調(diào)試器調(diào)試 代碼轉(zhuǎn)換 C語言 匯編語言 混合語言 代碼寫入 EEPROM 可執(zhí)行文件 軟件仿真 反 復 17 3. 硬件設(shè)計階段 硬件實現(xiàn)方案 確定最優(yōu)硬件實現(xiàn)方案 畫出硬件系統(tǒng)框圖 性能指標 工
醫(yī)療健康相關(guān)推薦
鄂ICP備17016276號-1