現(xiàn)代cmos工藝基本流程(已修改)
2025-05-26 09:55 本頁(yè)面
【正文】 1 現(xiàn)代 CMOS工藝 基本流程 現(xiàn)代 CMOS工藝基本流程 2 Silicon Substrate P+ ~2um ~725um Silicon Epi Layer P? 選擇襯底 ? 晶圓的選擇 –摻雜類(lèi)型（ N或 P） –電阻率（摻雜濃度） –晶向 ? 高摻雜 (P+)的 Si晶圓 ? 低摻雜 (P?)的 Si外延層 3 Silicon Substrate P+ Silicon Epi Layer P? Pad Oxide 熱氧化 ? 熱氧化 –形成一個(gè) SiO2薄層，厚度約 20nm –高溫， H2O或 O2氣氛 –緩解后續(xù)步驟形成的 Si3N4對(duì) Si襯底造成的應(yīng)力 4 Silicon Substrate P+ Silicon Epi Layer P Silicon Nitride Si3N4淀積 ? Si3N4淀積 –厚度約 250nm –化學(xué)氣相淀積 (CVD) –作為后續(xù) CMP的停止層 5 Silicon Substrate P+ Silicon Epi Layer P Silicon Nitride Photoresist 光刻膠成形 ? 光刻膠成形 –厚度約 ~ –光刻膠涂敷、曝光和顯影 –用于隔離淺槽的定義 6 Silicon Substrate P+ Silicon Epi Layer P Silicon Nitride Photoresist Si3N4和 SiO2刻蝕 ? Si3N4和 SiO2刻蝕 –基于氟的反應(yīng)離子刻蝕 (RIE) 7 Silicon Substrate P+ Silicon Epi Layer P Silicon Nitride Photoresist Transistor Active Areas Isolation Trenches 隔離淺槽刻蝕 ? 隔離淺槽刻蝕 –基于氟的反應(yīng)離子刻蝕 (RIE) –定義晶體管有源區(qū) 8 Silicon Substrate P+ Silicon Epi Layer P Silicon Nitride Transistor Active Areas Isolation Trenches 除去光刻膠 ? 除去光刻膠 –氧等離子體去膠，把光刻膠成分氧化為氣體 9 Silicon Substrate P+ Silicon Epi Layer P Silicon Nitride Future PMOS Transistor Silicon Dioxide Future NMOS Transistor No current can flow through here! SiO2淀積 ? SiO2淀積 –用氧化物填充隔離淺槽 –厚度約為 ~，和淺槽深度和幾何形狀有關(guān) –化學(xué)氣相淀積 (CVD) 10 Silicon Substrate P+ Silicon Epi Layer P Silicon Nitride Future PMOS Transistor Future NMOS Transistor No current can flow through here! 化學(xué)機(jī)械拋光 ? 化學(xué)機(jī)械拋光 (CMP) – CMP除去表面的氧化層 –到 Si3N4層為止 11 Silicon Substrate P+ Silicon Epi Layer P Future PMOS Transistor Future NMOS Transistor 除去 Si3N4 ? 除去 Si3N4 –熱磷酸 (H3PO4)濕法刻蝕，約 180℃ 12 Trench Oxide Cross Section Bare Silicon 平面視圖 ? 完成淺槽隔離 (STI) 13 Silicon Substrate P+ Silicon Epi Layer P Future PMOS Transistor Future NMOS Transistor Photoresist 光刻膠成形 ? 光刻膠成形 –厚度比較厚，用于阻擋離子注入 –用于 N阱的定義 14 Silicon Substrate P+ Silicon Epi Layer P Future NMOS Transistor Photoresist N Well Phosphorous () Ions 磷離子注入 ? 磷離子注入 –高能磷離子注入 –形成局部 N型區(qū)域，用于制造 PMOS管 15 Silicon Substrate P+ Silicon Epi Layer P Future NMOS Transistor N Well 除去光刻膠 16 Photoresist Silicon Substrate P+ Silicon Epi Layer P Future NMOS Transistor N Well 光刻膠成形 ? 光刻膠成形 –厚度比較厚，用于阻擋離子注入 –用于 P阱的定義 17 Silicon Substrate P+ Silicon Epi Layer P Photoresist N Well Boron (+) Ions P Well ? 硼離子注入 –高能硼離子注入 –形成局部 P型區(qū)域，用于制造 NMOS管 硼離子注入 18 Silicon Substrate P+ Silicon Epi Layer P N Well P Well 除去光刻膠 19 Silicon Substrate P+ Silicon Epi Layer P P Well N Well 退火
環(huán)評(píng)公示相關(guān)推薦
鄂ICP備17016276號(hào)-1