【正文】 1 目錄 .......................................................................................... 2 2. 總體設(shè)計(jì) ........................................................................................ 2 各個花樣的狀態(tài)圖 .............................................................. 2 總體框圖 ................................................................................. 4 3. 模塊設(shè)計(jì) ........................................................................................ 4 分頻器模塊 .............................................................................. 4 花樣一模塊 .............................................................................. 5 花樣二模塊 .............................................................................. 6 花樣三模塊 .............................................................................. 8 頂層設(shè)計(jì) ................................................................................. 9 4. 仿真圖 .......................................................................................... 10 分頻器仿真波形 .................................................................... 10 花樣一仿真波形 .................................................................... 11 花樣二仿真波形 .................................................................... 11 花樣三仿真波形 .................................................................... 12 總體仿真波形 ........................................................................ 13 會 ........................................................................................ 13 ........................................................................................ 14 2 現(xiàn)今生活中，市場上未能吸取顧客的注意，高出各式各樣的方法，其中 彩燈的裝飾便是其中非常普遍的一種。 使用彩燈即可起裝飾宣傳作用，又可以現(xiàn)場氣氛，城市也因?yàn)楸姸嗟牟薀舳兊脿N爛輝煌。 VHDL 語言作為可編程邏輯器件的標(biāo)準(zhǔn)語言描述能力強(qiáng)，覆蓋面廣，抽象能力強(qiáng)，在實(shí)際應(yīng)用中越來越 廣泛。在這個階段，人們開始追求貫徹整個系統(tǒng)設(shè)計(jì)的自動化，可以從繁重的設(shè)計(jì)工作中徹底解脫出來，把精力集中在創(chuàng)造性的方案與概念構(gòu)思上，從而可以提高設(shè)計(jì)效率，縮短產(chǎn)品的研制周期。整個過程通過 EDA 工具自動完成，大大減輕了設(shè)計(jì)人員的工作強(qiáng)度，提高了設(shè)計(jì)質(zhì)量，減少了出錯的機(jī)會。 要求 設(shè)計(jì)一個 8 路彩燈控制器 ,要求彩燈可以演示以下花型： （ 1） 從兩邊向中間亮，再從中間向兩邊亮； （ 2） 實(shí)現(xiàn)淡入淡出效果 （ 3） 從左至右逐個亮 ，在從右到左逐個亮； 2. 總體設(shè)計(jì) 各個花樣的狀態(tài)圖 當(dāng)選擇花樣一時狀態(tài)圖如下： S0=”ZZZZZZZZ” S1=10000001 S2=01000010 S3=00100100 S4=00011000 S5=00100100 S6=01000010 CLR S0 S6 S5 S4 S3 S2 S1 3 當(dāng)選擇花樣二時狀態(tài)圖如下： S0=”ZZZZZZZZ” S1=00000000 S2=10000000 S3=11000000 S4=11100000 S5=11110000 S6=11111000 S7=”11111100” S8=”11111110” S9=11111111 S10=01111111 S11=00111111 S12=00011111 S13=00001111 S14=00000111 S15=”00000011” S16=”00000001” CLR 當(dāng)選擇花樣三時狀態(tài)圖如下： S0=”ZZZZZZZZ” S1=10000000 S2=01000000 S3=00100000 S4=00010000 S5=00001000 S6=00000100 S7=”00000010” S8=”00000001” S9=00000010 S10=00000100 S11=00001000 S12=0001000 S13=00100000 S14=01000000 CLR s1 S0 S15 S2 s14 S5 S4 s6 s12 s11 s10 S9 S8 S7 s13 S16 s1 S0 S2 s14 S4 s12 s13 S3 4 總體框圖 CLK XUAN 3. 模塊設(shè)計(jì) 分頻器模塊 由于機(jī)器時鐘周期太短 ,不能滿足要求 此模塊實(shí)現(xiàn)分頻 ,得到需要的時鐘 LIBRARY IEEE。 USE 。 USE 。 ENTITY fenpinqi IS PORT( CLK:IN STD_LOGIC。 原機(jī)器時鐘 CLR:IN STD_LOGIC。 S5 s6 s11 s10 S9 S8 S7 分 頻 器 選 擇 器 狀 態(tài) 機(jī) LED顯示 5 CLK1:OUT STD_LOGIC)。 分頻后的時鐘 END fenpinqi。 ARCHITECTURE ART OF fenpinqi IS SIGNAL CK:STD_LOGIC。 BEGIN PROCESS(CLK,CLR)IS VARIABLE TEMP:STD_LOGIC_VECTOR(2 DOWNTO 0)。 BEGIN IF CLR=39。139。 THEN CK=39。039。 TEMP:=000。 ELSIF(CLK39。EVENT AND CLK=39。139。)THEN IF TEMP=111 THEN TEMP:=000。 CK=NOT CK。 ELSE TEMP:=TEMP+39。139。 END IF。 END IF。 END PROCESS。 CLK1=CK。 END ART。 花樣一模塊 用分頻器分頻后的時鐘來 顯示花樣實(shí)現(xiàn) 從兩邊向中間亮，再從中間向兩邊亮； LIBRARY IEEE。 USE 。 ENTITY hy1 IS PORT(CLK1:IN STD_LOGIC。 CLR:IN STD_LOGIC。 XUAN:IN STD_LOGIC_VECTOR(1 DOWNTO 0)。 LED1:OUT STD_LOGIC_VECTOR(7 DOWNTO 0))。 END ENTITY hy1。 ARCHITECTURE ART OF hy1 IS TYPE STATE IS(S0,S1,S2,S3,S4,S5,S6)。 設(shè)計(jì)狀態(tài)機(jī) ,實(shí)現(xiàn)花樣轉(zhuǎn)換 SIGNAL CURRENT_STATE:STATE。 SIGNAL LIGHT:STD_LOGIC_VECTOR(7 DOWNTO 0)。 BEGIN 6 PROCESS(CLR,CLK1,XUAN)IS 定義花樣 (1 為燈亮 ,0 為燈滅 ) CONSTANT L1:STD_LOGIC_VECTOR(7 DOWNTO 0):=10000001。 CONSTANT L2:STD_LOGIC_VECTOR(7 DOWNTO 0):=01000010。 CONSTANT L3:STD_LOGIC_VECTOR(7 DOWNTO 0):=00100100。 CONSTANT L4:STD_LOGIC_VECTOR(7 DOWNTO 0):=00011000。 CONSTANT L5:STD_LOGIC_VECTOR(7 DOWNTO 0):=00100100。 CONSTANT L6:STD_LOGIC_VECTOR(7 DOWNTO 0):=01000010。 BEGIN IF XUAN=01 THEN IF CLR=39。139。 THEN CURRENT_STATE=S0。 ELSIF(CLK139。EVENT AND CLK1=39。139。)THEN CASE CURRENT_STATE IS 狀態(tài)機(jī)轉(zhuǎn)換 WHEN S0= LIGHT=ZZZZZZZZ。 CURRENT_STATE=S1。 WHEN S1= LIGHT=L1。 CURRENT_STATE=S2。 WHEN S2= LIGHT=L2。 CURRENT_STATE=S3。 WHEN S3= LIGHT=L3。 CURRENT_STATE=S4。 WHEN S4= LIGHT=L4。 CURRENT_STATE=S5。 WHEN S5= LIGHT=L5。 CURRENT_STATE=S6。 WHEN S6= LIGHT=L6。 CURRENT_STATE=S1。 END CASE。 END IF。 END IF。 END PROCESS。 LED1=LIGHT。 END ART。 花樣二模塊 用分頻器分頻后的時鐘來顯示花樣實(shí)現(xiàn) 實(shí)現(xiàn)淡入淡出效果 LIBRARY IEEE。 USE 。 ENTITY hy2 IS PORT(CLK1:IN STD_LOGIC。 CLR:IN STD_LOGIC。 XUAN:IN STD_LOGIC_VECTOR(1 DOWNTO 0)。 LED2:OUT STD_LOGIC_VECTOR(7 DOWNTO 0))。 7 END ENTITY hy2。 ARCHITECTURE ART OF hy2 IS 設(shè)計(jì)狀態(tài)機(jī) ,實(shí)現(xiàn)花樣轉(zhuǎn)換 TYPE STATE IS(S0,S1,S2,S3,S4,S5,S6,S7,S8,S9,S10,S11,S12,S13,S14,S15,S16)。