【正文】 1 多功能數(shù)字鐘實(shí)驗(yàn)報(bào)告 2 目錄 多功能數(shù)字鐘實(shí)驗(yàn)報(bào)告 ............................................................................... 1 一、 實(shí)驗(yàn)任務(wù)及要求 ........................................................................ 3 1．基本功能 ................................................................................. 3 2．拓展功能 ................................................................................. 3 二、 實(shí)驗(yàn)條件 .................................................................................. 3 1．軟件 ....................................................................................... 3 2．開發(fā)板 .................................................................................... 3 三、 電路的設(shè)計(jì)過程 ........................................................................ 4 1． 工作原理與組成框圖 .............................................................. 4 2． 單元電路設(shè)計(jì) ........................................................................ 4 模塊（ 1）計(jì)時(shí)與調(diào)時(shí)電路 ...................................................... 7 模塊（ 2） 1224 小時(shí)轉(zhuǎn)換電路 ： ........................................... 10 模塊（ 3）顯示電路： ........................................................... 11 模塊（ 4）報(bào)時(shí)電路： ........................................................... 13 模塊（ 5）鬧鐘電路： ........................................................... 15 3． 總體仿真波形 ...................................................................... 22 四、 調(diào)試過程 ................................................................................ 26 1. 調(diào)試步驟 ................................................................................ 28 2. 調(diào) 試中遇到的問題及解決辦法 .................................................. 28 3. 最后觀察到的實(shí)驗(yàn)結(jié)果 ............................................................ 28 五、 實(shí)驗(yàn)的收獲、體會(huì)與改進(jìn)建議 .................................................. 29 3 一、 實(shí)驗(yàn)任務(wù)及要求 用 FPGA 器件和 EDA 技術(shù)實(shí)現(xiàn)多功能數(shù)字鐘的設(shè)計(jì) 1．基本功能 ? 以數(shù)字形式顯示時(shí)、分、秒的時(shí)間； ? 小時(shí)計(jì)數(shù)器為同步 24 進(jìn)制； ? 要求手動(dòng)校時(shí)、校分和自動(dòng)校時(shí)、校分。 2．拓展功能 ? 任意時(shí)刻鬧鐘； ? 小時(shí)顯示（ 12/24）切換電路 ? 仿廣播電臺(tái)正點(diǎn)報(bào)時(shí)； ? 自動(dòng)報(bào)整點(diǎn)時(shí)數(shù)； ? 萬年歷； ? 秒表。 二、 實(shí)驗(yàn)條件 1．軟件： 2．開發(fā)板： Basys2 4 三、 電路的設(shè)計(jì)過程 1． 組成框圖 2． 單元電路設(shè)計(jì) 頂層模塊： 5 頂層模塊是對(duì)所有模塊的調(diào)用，源代碼及注釋如下： module top_clock(nCR,CP,show,sw,sel0,S1,S0,AH,AM,ledout,sp,led,sel0,sel1,sel2,clear,stop )。//nCR 為復(fù)位開關(guān)， CP500MHZ脈沖， show 7 喂數(shù)碼管輸出， sw 四個(gè)數(shù)碼管點(diǎn)亮選擇， S S0 調(diào)整按鍵， AH、 AM調(diào)整撥碼開關(guān)， ledout 整點(diǎn)顯示 led， sp仿電臺(tái)報(bào)時(shí)led， led鬧鐘顯示 led， sel0、 sel sel2 組合選擇開關(guān)， clear 秒清零開關(guān)， stop秒表停開關(guān) input nCR,CP,S1,S0,AH,AM,sel0,sel1,sel2,clear,stop。 output [6:0]show。 output [3:0]sw。 output [3:0]ledout。 output sp,led。 wire [23:0]t。 wire [15:0]t_out,stopsec。 wire [15:0]t_time。 wire [15:0]t_alarm。 wire [15:0]year。 wire [7:0]month,day。 second stoop(CP,stopsec,nCR,stop,clear)。//秒表 date dt(t,CP,nCR,year,month,day,sel0,sel1,sel2,AM,AH)。//萬年歷 TO_12 ampm(t[23:8],t_time)。//1224 迚制轉(zhuǎn)換 6 clock lclock(CP,t,S1,S0,nCR,AH,AM,sel0,sel1,sel2,clear)。//報(bào)時(shí)即校時(shí) show out_led(show,CP,sw,t_out)。//譯碼 baoshi zhengdian(CP,t,ledout,sp)。//整點(diǎn)報(bào)時(shí) alarm alarmset(t_alarm,S0,S1,AH,AM,nCR,CP,sel0,sel1,sel2)。//鬧鐘 TAswitch AT(t_time,t_alarm,t,t_out,sel0,sel1,sel2,year,month,day,stopsec)。//功能選擇 time_alarm alled(t[23:8],t_alarm,led,CP,nCR)。//鬧鐘時(shí)間對(duì)比 endmodule 頂層模塊圖如下 7 模塊（ 1）計(jì)時(shí)與調(diào)時(shí)電路： 計(jì)時(shí)模塊中包含了計(jì)時(shí)調(diào)時(shí)模塊和分頻器模塊，其中分頻器模塊的功能是將 50MHz 的信號(hào)轉(zhuǎn)化為 1Hz 的信號(hào)，實(shí)現(xiàn)秒脈沖功能；計(jì)時(shí)調(diào)時(shí)模塊的功能包括將秒脈沖信號(hào)通過六進(jìn)制計(jì)數(shù)器和十進(jìn)制計(jì)數(shù)器轉(zhuǎn)化為 24 位二進(jìn)制的時(shí)分秒的形式（每四位一個(gè)數(shù)，一共六個(gè)數(shù)），同時(shí)通過手動(dòng)調(diào)時(shí)和自動(dòng)調(diào)時(shí)模塊對(duì)信號(hào)進(jìn)行調(diào)節(jié)。 源代碼如下： //計(jì)時(shí)不調(diào)時(shí)模塊 module clock(CP,t,S1,S0,nCR,AH,AM,sel0,sel1,sel2,clear )。 input S1,S0,CP,nCR,AH,AM,sel0,sel1,sel2,clear。 output [23:0]t。 reg [3:0]HH,HL,MH,ML,SH,SL。 wire clk。 secclk sec(CP,clk,nCR)。 assign t={HH,HL,MH,ML,SH,SL}。 always @(posedge clk or negedge nCR) begin //自動(dòng)調(diào)時(shí)部分 if(!nCR) begin HH=439。b0000。 HL=439。b0000。 MH=439。b0000。 ML=439。b0000。 SH=439。b0000。 SL=439。b0000。 end else begin if(AHamp。(!sel0)amp。(!sel1)amp。(!sel2)) begin if(HH==439。d2amp。amp。HL==439。d3) begin HH=439。b0000。 HL=439。b0000。 end else if(HL==439。d9) begin HH=HH+439。b0001。 HL=439。b0000。 end else HL=HL+439。b0001。 end else if(AMamp。(!sel0)amp。(!sel1)amp。(!sel2)) begin if(MH==439。d5amp。amp。ML==439。d9) begin MH=439。b0000。