【正文】 基于 FPGA 的ｍ序列發(fā)生器 I 基于 FPGA 的ｍ序列發(fā)生器 摘 要 ｍ序列廣泛應(yīng)用于密碼學(xué)、通信、雷達(dá)、導(dǎo)航等多個(gè)領(lǐng)域，本文提出了一種基于FPGA 的偽隨機(jī)序列產(chǎn)生方法，應(yīng)用移位寄存器理論從序列的本原多項(xiàng)式出發(fā)，獲得產(chǎn)生該序列的移位寄存器反饋邏輯式，結(jié)合 FPGA 芯片結(jié)構(gòu)特點(diǎn)，在序列算法實(shí)現(xiàn)中采用元件例化語句。算法運(yùn)用 VHDL 語言編程，以 A1tera 的 QuartusⅡ軟件為開發(fā)平臺(tái)，給出了序列的仿真波形。序列的統(tǒng)計(jì)特性分析表明：該方法產(chǎn)生的序列符合ｍ序列的偽隨機(jī)特性，驗(yàn)證了算法的正確性。 關(guān)鍵詞 ： ｍ序列；移位寄存器理論； VHDL 語言 基于 FPGA 的ｍ序列發(fā)生器 目 錄 摘 要 ..................................................... I 1 m序列 ................................................... 1 理論基礎(chǔ) ............................................ 1 線性反饋移位寄存器 ................................. 2 2 m序列的性質(zhì) .............................................. 5 均衡性 .............................................. 5 游程特性 ............................................. 5 自相關(guān)特性 .......................................... 5 偽噪聲特性 .......................................... 7 3 m序列的應(yīng)用 .............................................. 9 擴(kuò)展頻譜通信 ........................................ 9 通信加密 ........................................... 10 4 開發(fā)工具簡介 ............................................ 11 Quartus II 簡介 ..................................... 11 數(shù)字系統(tǒng)開發(fā)流程 ................................... 12 FPGA 簡介 ........................................... 12 5 m序列生成器仿真分析 ..................................... 16 反饋系數(shù)表存儲(chǔ)器設(shè)計(jì) ............................... 16 移位存儲(chǔ)器設(shè)計(jì) ..................................... 17 基于 FPGA 的ｍ序列發(fā)生器 仿真分析 ........................................... 18 參考文獻(xiàn) .................................................. 20 附 錄 .................................................... 22 基于 FPGA 的ｍ序列發(fā)生器 1 1 m 序列 m 序列是偽隨機(jī)序列的一種 ,結(jié)構(gòu)簡單 ,實(shí)現(xiàn)方便。在現(xiàn)代工程實(shí)踐中 , m 序列在通訊、導(dǎo)航、雷達(dá)、通信系統(tǒng)性能的測量等領(lǐng)域中有著廣泛的應(yīng)用。例如 , 在連續(xù)波雷達(dá)中可用作測距信號(hào) , 在遙控系統(tǒng)中可用作遙控信號(hào) , 在多址通信中可用作地址信號(hào) , 在數(shù)字通信中可用作群同步信號(hào) ,還可用作噪聲源及在保密通信中起 加密作用等。偽噪聲發(fā)生器在測距、通信等領(lǐng)域的應(yīng)用日益受到人們重視。目前，m 序列產(chǎn)生實(shí)現(xiàn)方法主要有 3種： (1)門電路實(shí)現(xiàn) 該方法設(shè)計(jì)簡單，但隨移位寄存器級(jí)數(shù)的增長，電路裝調(diào)困難，且占用的印制板面積較大。 (2)DSP 編程實(shí)現(xiàn) 該方法專業(yè)性過強(qiáng)，不適合一般用戶。 (3)VHDL 與 CPLD 實(shí)現(xiàn) 由于 CPLD 的高集成度，而且 VHDL 語言編程較為方便，故可以大大減少電路的裝調(diào)的困難。文章提出 VHDL 語言實(shí)現(xiàn)， l 序列電路是周期、初相位可編程變化的，其應(yīng)用較為靈活，通過微處理器對(duì)其進(jìn)行適當(dāng)?shù)某跏蓟?，即可產(chǎn)生用戶所需周 期、初相位的 m 序列輸出。用軟件方式構(gòu)成的特點(diǎn)是采用靈活的數(shù)據(jù)查詢方式可以獲得任意級(jí)數(shù) n 的本原多項(xiàng)式系數(shù) ,從而實(shí)現(xiàn) m 序列的產(chǎn)生 , 但速度受到單片機(jī)工作速度的限制。而 FPGA 具有硬件電路實(shí)現(xiàn)的優(yōu)點(diǎn) , 又具有設(shè)計(jì)上的靈活性 , 并且由于 FPGA 便于實(shí)現(xiàn)大規(guī)模的數(shù)字系統(tǒng) 。 理論基礎(chǔ) m 序列是最長線性反饋移位寄存器序列的簡稱，它是由帶線性反饋的移位寄存器產(chǎn)生的周期最長的一種序列。 m 序列發(fā)生器的結(jié)構(gòu)主要分為兩類，一類稱為簡單型碼序列發(fā)生器，另一類稱為模塊型碼序列發(fā)生器。原理圖 如圖 1 所示。 圖 11 m 列原理 圖 基于 FPGA 的ｍ序列發(fā)生器 2 擾碼的目的是使短周期輸入序列變?yōu)殚L周期的信道序列。從原則上看，就可以用將一個(gè)長周期序列疊加在輸入序列上的方法來實(shí)現(xiàn)，并且疊加序列的周期越長越好。從理論上說，一個(gè)真正的隨機(jī)（二進(jìn)制）序列的“周期”是無限長的，但是，采用這種序列時(shí)在接收端將無法產(chǎn)生相同的序列與之同步。所以，人們就不得不企圖用簡單電路來產(chǎn)生盡量長的序列。同時(shí)隨機(jī)噪聲在通信技術(shù)中，首先是作為有損通信質(zhì)量的因素受到人們重視的。信道中存在的隨機(jī)噪聲會(huì)使模擬信號(hào)產(chǎn)生失真，或使數(shù)字信 號(hào)解調(diào)后出現(xiàn)誤碼；同時(shí)，它還是限制信道容量的一個(gè) 重要因素。因此，最早人們是企圖設(shè)計(jì)消除或減小通信系統(tǒng)的隨機(jī)噪聲，但是，有時(shí)人們也希望獲得隨機(jī)噪聲。例如，在實(shí)驗(yàn)室中對(duì)通信設(shè)備或系統(tǒng)進(jìn)行測試時(shí)，有時(shí)要故意加入一定的隨機(jī)噪聲，這時(shí)則需要產(chǎn)生它。 20 世紀(jì) 40 年代末，隨著通信理論的發(fā)展，仙農(nóng)（ Shannon）就曾指出，在某種情況下，為了實(shí)現(xiàn)最有效的通信，應(yīng)采用具有白噪聲的統(tǒng)計(jì)特性的信號(hào)。另外，為了實(shí)現(xiàn)高可靠的保密通信，也希望利用隨機(jī)噪聲。然而，利用隨機(jī)噪聲的最大困難是它難以產(chǎn)生和處理。直到 60 年代，偽隨機(jī)噪聲的出現(xiàn) 才使上述困難 得 到解決。 偽隨機(jī)噪聲具有類是與隨機(jī)噪聲的一些統(tǒng)計(jì)特性，同時(shí)又便于重復(fù)產(chǎn)生和處理。由于它具有隨機(jī)噪聲的優(yōu)點(diǎn)，又避免了它的缺點(diǎn)，因此獲得了日益廣泛的實(shí)際應(yīng)用。目前廣泛應(yīng)用的偽隨機(jī)噪聲都是由數(shù)字電路產(chǎn)生的周期序列（即濾波等處理后）得到的。今后我們將這種周期序列稱為偽隨機(jī)序列。 通常產(chǎn)生偽隨機(jī)序列的電路為一反饋移存器。他又可分為線性反饋移存器和非線性反饋遺存器兩類。由線性反饋遺存器產(chǎn)生出的周期最長的二進(jìn)制數(shù)字序列，稱為最大長度線性反饋遺存器序列，通常簡稱為 m序列。由于它的理論比較成熟，實(shí)現(xiàn)比較簡便，實(shí) 際應(yīng)用也比較廣泛 [7]。 m 序列是最長線性反饋移存器序列的簡稱，它是由帶線性反饋的移存器產(chǎn)生的周期最長的一種序列 。圖 22中示出了 n 級(jí)移位寄存器，其中有若干級(jí)經(jīng)模 2加法器反饋到第 1 級(jí)。不難看出，在任何一個(gè)時(shí)刻去觀察移位寄存器的狀態(tài)，必然是 n2 個(gè)狀態(tài)之一，其中每一狀態(tài)代表一個(gè) n位的二進(jìn)制數(shù)字；但是，必須把全 0 排斥在外，因?yàn)槿绻粋€(gè)進(jìn)入全 0，不論反饋線多少或在哪些級(jí)，這種狀態(tài)就不會(huì)再改變。所以，寄存器的狀態(tài)可以是非全 0 的 12?n 狀 態(tài)之一。這個(gè)電路的輸出序列是從寄存器移出的，盡管移位寄存器的狀態(tài)每一移位節(jié)拍改變一次，但無疑地是循環(huán)的。如果反饋線所分布的級(jí)次是恰當(dāng)?shù)模敲?，移位寄存器的狀態(tài)必然各態(tài)歷經(jīng)后才會(huì)循環(huán)。這里所謂 “ 各態(tài)歷經(jīng) ” 就是所有 12?n 個(gè)狀態(tài)都經(jīng)過了。由此可見，應(yīng)用 n級(jí)移位寄存器所產(chǎn)生的序列的周期最長是 12?n 。同時(shí)由于這種序列雖然是周期的，但當(dāng) n 足夠大時(shí)周期可以很長，在一個(gè)周期內(nèi) 0 和 1 的排列有很多不同方式，對(duì)每一位來說是 0 還是 1，看來好像是隨機(jī)的， 所以又稱為偽隨機(jī)碼；又因?yàn)樗哪骋恍┬再|(zhì)和隨機(jī)噪聲很相似，所以又稱為偽噪聲碼（ PN 碼）。 線性反饋移位寄存器 基于 FPGA 的ｍ序列發(fā)生器 3 圖 12 線性移位寄存器 由于帶有反饋，因此在移位脈沖作用下，移位寄存器各級(jí)的狀態(tài)將不斷變化，通常移位寄存器的最后一級(jí)做輸出，輸出序列為 輸出序列是一個(gè)周期序列。其特性由移位寄存器的