【正文】 ,(1)為保證觸發(fā)脈沖為窄脈沖，輸入端加RC微分電路,(2)為避免在瞬態(tài)結束瞬間vI2上跳變時損壞CMOS門，在器件內部有二極管保護電路。,17,第十七頁，共九十二頁。,二、 積分(jīfēn)型單穩(wěn)態(tài)觸發(fā)器,工作(gōngzu242。)原理：,1) 穩(wěn)態(tài)： vI=0，未加觸發(fā)(ch249。fā)正脈沖,?GG2封鎖,vO1=vO=1；,2) vI加觸發(fā)正脈沖,電路由穩(wěn)態(tài)變?yōu)闀簯B(tài)：,兩個與非門+RC積分電路,※,0,1,1,1,0,0,vO1經R向C充電至vc=vO1=1,18,第十八頁，共九十二頁。,1,0,0,3) vc經R和導通G1放電，電路自動(z236。d242。ng)返回穩(wěn)態(tài)。,4) 恢復(huīf249。)過程,vI下跳變? G1封鎖(fēnɡ suǒ),vO1由0 ?1， vO1又經R向C充電，經3RC后， vc=1 ?穩(wěn)態(tài),vth,1,1,※,19,第十九頁，共九十二頁。,穩(wěn)態(tài) 觸發(fā) 電容放電 輸出翻轉 輸入消失(xiāoshī) 電容充電 恢復穩(wěn)態(tài),波形圖,特點(t232。diǎn): 輸入寬脈沖， 輸出窄脈沖。,※,20,第二十頁，共九十二頁。,輸出脈沖寬度tW取決于 電容從vOH=3.6v放電至 閾值電平(di224。n p237。nɡ)1.4V的過渡時 間。,RO=100? ——TTL與非門的輸出電阻,※,21,第二十一頁，共九十二頁。,(1)∵電路中無反饋∴電路狀態(tài)轉換過程(gu242。ch233。ng)較慢?輸出波形上升沿較差，,(2)電路要正常工作必須(b236。xū) tpi tW ?適用于寬脈沖觸發(fā)的電路。,兩點說明(shuōm237。ng)：,為此，后面再加一級整形電路。,觸發(fā)脈沖最小周期 Tmin5RC,※,22,第二十二頁，共九十二頁。,積分型單穩(wěn)態(tài)觸發(fā)器： 寬脈沖觸發(fā)，觸發(fā)脈沖寬度要求tpitW，尖峰脈沖干擾不會引起誤動作——抗干擾能力較強。 但是由于沒有正反饋，輸出波形(bō x237。nɡ)的邊沿不理想。,微分型單穩(wěn)態(tài)觸發(fā)器： 窄脈沖觸發(fā)，容易引起誤動作； 電路(di224。nl249。)中有正反饋，所以輸出的邊沿比較好。,兩種單穩(wěn)態(tài)觸發(fā)器比較(bǐji224。o)：,※,23,第二十三頁，共九十二頁。,分為可重復觸發(fā)(ch249。fā)和不可重復觸發(fā)兩類。,不可重復觸發(fā)型——電路進入暫穩(wěn)態(tài)(被觸發(fā)狀態(tài)(zhu224。ngt224。i))時，不受觸發(fā)輸入影響，只有返回穩(wěn)態(tài)后才可以被再次觸發(fā)。 可重復觸發(fā)型——電路在暫穩(wěn)態(tài)中仍然可以接受輸入，可以被重復觸發(fā)，每觸發(fā)一次，電路暫穩(wěn)態(tài)會繼續(xù)保持tW。,不可重復(ch243。ngf249。)觸發(fā),可重復觸發(fā),（7412742274LS221）,（7412741274LS122）,※,7.2.2 集成單穩(wěn)態(tài)觸發(fā)器,24,第二十四頁，共九十二頁。, 不可(b249。kě)重復觸發(fā)的集成單穩(wěn)態(tài)觸發(fā)器 74121,觸發(fā)(ch249。fā)信號控制電路,微分(wēi fēn)型單穩(wěn)觸發(fā)器,定時元件的連接：,Rext：外接電阻或采用內部電阻,Cext：外接電容,輸出緩沖電路,(1)電路結構：,※,25,第二十五頁，共九十二頁。,Rext/Cext, Rint 外接電阻(di224。nzǔ)/外接電容,內接電阻引腳,AAB觸發(fā)(ch249。fā)輸入,74121功能表,(2)引腳圖和功能表,※,26,第二十六頁，共九十二頁。,(3)工作(gōngzu242。)波形：,A1A2=0 B有上升(sh224。ngshēng)沿,B=1, A1A2=1 且A2有下降(xi224。ji224。ng)沿,B=1, A1A2=1 且A1有下降沿,※,27,第二十七頁，共九十二頁。,外接電容(di224。nr243。ng)接在10，11引腳(Cext, Rext/Cext)之間， 如果C有極性，正極接10腳(Cext),若使用(shǐy242。ng)內部電阻(2k)，把9引腳(Rint)接VCC 若使用外部電阻(1.4~40k)，電阻兩端分別接11,14腳(Rext,VCC),輸出脈沖(m224。ichōng)寬度tw=0.7RC,(4)連接電路：,※,28,第二十八頁，共九十二頁。,7.2.3 單穩(wěn)態(tài)觸發(fā)器的應用(y236。ngy242。ng),定時(d236。nɡ sh237。)——利用單穩(wěn)態(tài)觸發(fā)器輸出一定寬度的脈沖，控制其它電路，使之在tW時間內動作或不動作。,用單穩(wěn)態(tài)觸發(fā)器控制脈沖的定時(d236。nɡ sh237。)通過,※,29,第二十九頁，共九十二頁。,vO的上升沿相對(xiāngdu236。)于vI的上升沿延遲了tW1的時間，其寬度由RC1決定！,延時—將輸入(shūr249。)信號延遲一定時間之后輸出。,※,30,第三十頁，共九十二頁。,消除噪聲(z224。oshēng)電路(脈寬鑒別電路),只要設置(sh232。zh236。)tW，使之小于有用信號寬度，而大于噪聲寬度。,對有用信號，在輸入仍保持階段，CP有上升沿，可以輸出信號； 對干擾，在CP上升沿到來時，已經消失(xiāoshī)，所以被消掉。,※,(1) vI =0→D=0，R=0， 觸發(fā)器清零。 (2) vI =1→ D=1，R=1， CP無上升沿，觸發(fā)器輸出不變。 (3) vI =1→ D=1，R=1， CP上升沿，觸發(fā)器輸出1。,vO,干擾脈沖,干擾脈沖,,31,第三十一頁，共九十二頁。,7.3 施密特觸發(fā)器,具有兩個穩(wěn)態(tài)； 電路狀態(tài)的轉換與維持均依賴于外加(w224。ijiā)觸 發(fā)電平，輸入電壓在某一點上會導致輸出 電壓的突變； 輸入信號電壓上升和下降對應的閾值電 壓不同。,※,VT+,VT,VT+,VT,輸入信號為上升(sh224。ngshēng)趨勢的電壓，對應閾值電壓VT+ 輸入信號為下降趨勢的電壓，對應閾值電壓VT,電壓傳輸特性(t232。x236。ng)具有滯回特性(t232。x236。ng)：,稱為回差,電路特點：,32,第三十二頁，共九十二頁。,邏輯(lu243。 j237。) 符號,※,邏輯(lu243。 j237。) 符號,電壓(di224。nyā)傳輸特性,電壓傳輸特性,同相輸出,反相輸出,施密特觸發(fā)器邏輯符號,33,第三十三頁，共九十二頁。,7.3.1 門電路組成(zǔ ch233。nɡ)的施密特觸發(fā)器,電路(di224。nl249。)組成：圖732CMOS反相器組成的施密特觸發(fā)器,GG2：CMOS反相器；,設閾值電壓Vth=VDD/2,顯然, G1門的輸入vI1決定著電路(di224。nl249。)的狀態(tài)。 狀態(tài)翻轉的臨界時刻為vI1 = Vth,根據(jù)疊加原理有,※,34,第三十四頁，共九十二頁。,(1)當vI=0V時? G1門截止(ji233。zhǐ)， G2門導通? vO=0V。,設輸入(shūr249。)為三角波,由此求得正閾值電壓VT+,工作(gōngzu242。)原理：,vI從0V逐漸↑, 只要vI1 VTH，即vI VT+時，vO=0V不變。,vI從0V逐漸↑,當vI上升到使vI1