1621516點陣led電子顯示屏的設(shè)計_畢業(yè)設(shè)計-文庫吧
2025-06-17 09:55 本頁面
【正文】 二、設(shè)計內(nèi)容 .............................................................................. 16 系統(tǒng)硬件原理圖與仿真 .................................................. 16 程序清單 ........................................................................ 18 三．結(jié)論、建議及 課程設(shè)計體會 ................................................ 22 四．參考文獻 .............................................................................. 22 天津理工大學(xué)中環(huán)信息學(xué)院 電子系 6 一、 總體設(shè)計方案 總體設(shè)計 工作原 根據(jù)功能要求，應(yīng)采用動態(tài)顯示的設(shè)計方法，同時為簡化設(shè)計，減少硬件數(shù)量，顯示數(shù)據(jù)的傳輸采用串行傳輸方式。 （ 1） 熟悉 AT89S51單片機系統(tǒng)的使用方法。 （ 2） 掌握動態(tài)顯示原理及實現(xiàn)方法。 （ 3）初步掌握 AT89S51單片機編程方法。 （ 4）掌握串行數(shù)據(jù)傳輸方式的應(yīng)用。 （ 5）實現(xiàn)利用 AT89S51單片機控制的 LED圖文屏正常工作。 硬件部分總體設(shè)計 根據(jù)功能要求，采用 AT89C51單片機，動態(tài)顯示的設(shè)計方法，同時為簡化設(shè)計，減少硬件數(shù)量，顯示數(shù)據(jù)的傳輸采用串行傳輸方式，列掃描地址用 P1口控制， 總體結(jié)構(gòu)框圖如下： 列 驅(qū) 動 器串 行 口P 1A T 8 9 C 5 2L E D 顯 示 點 陣行驅(qū)動器電 源 圖 11 系統(tǒng)總體結(jié)構(gòu)框圖 天津理工大學(xué)中環(huán)信息學(xué)院 電子系 7 硬件設(shè)計 系統(tǒng)的組成，硬件的選用，芯片的特點 8051 系列的單片機 AT89C 單片機為很多嵌入式控制系統(tǒng)提供了一種靈活性高且價廉的方案。圖片見下圖 ： 圖 12 89C51 管腳圖 （ 1） ． 管腳說明 VCC：供電電壓。 GND：接地。 P0 口： P0 口為一個 8 位漏級開路雙向 I/O 口，每腳可吸收 8TTL 門電流。當 P1口的管腳第一次寫 1 時，被定義為高 阻 輸入。 P0 能夠用于外部程序數(shù)據(jù)存儲器，它可以被定義為數(shù)據(jù) /地址的第八位。在 FIASH 編程時， P0 口作為原碼輸入口，當 FIASH 進行校驗時， P0 輸出原碼，此時 P0 外 部必須被拉高。 P1 口： P1 口是一個內(nèi)部提供上拉電阻的 8位雙向 I/O 口， P1 口緩沖器能接收輸出 4TTL 門電流。 P1口管腳寫入 1后，被內(nèi)部上拉為高，可用作輸入， P1 口被外部下拉為低電平時，將輸出電流，這是由于內(nèi)部上拉的緣故。在 FLASH 編程和校驗時， P1 口作為第八位地址接收。 P2 口： P2 口為一個內(nèi)部上拉電阻的 8位雙向 I/O 口， P2 口緩沖器可接收，輸出 天津理工大學(xué)中環(huán)信息學(xué)院 電子系 8 4 個 TTL 門電流，當 P2口被寫 “1” 時，其管腳被內(nèi)部上拉電阻拉高，且作為輸入。并因此作為輸入時， P2 口的管腳被外部拉低，將輸出電流。這是由于內(nèi)部上拉的緣故。 P2口當用于外部程序存儲器或 16 位地址外部數(shù)據(jù)存儲器進行存取時， P2 口輸出地址的高八位。在給出地址 “1” 時，它利用內(nèi)部上拉優(yōu)勢，當對外部八位地址數(shù)據(jù)存儲器進行讀寫時， P2 口輸出其特殊功能寄存器的內(nèi)容。 P2口在 FLASH 編程和校驗時接收高八位地址信號和控制信號。 P3 口： P3 口管腳是 8 個帶內(nèi)部上拉電阻的雙向 I/O 口，可接收輸出 4個 TTL 門電流。當 P3口寫入 “1” 后，它們被內(nèi)部上拉為高電平，并用作輸入。作為輸入，由于外部下拉為低電平， P3 口將輸出電流（ ILL）這是由于上拉的緣故。 （ 2） P3口也可作為 AT89C51 的一 些特殊功能口，如下表所示： 口管腳 備選功能 RXD（串行輸入口） TXD（串行輸出口） /INT0（外部中斷 0） /INT1（外部中斷 1） T0（記時器 0 外部輸入） T1（記時器 1 外部輸入） /WR（外部數(shù)據(jù)存儲器寫選通） /RD（外部數(shù)據(jù)存儲器讀選通） P3口同時為閃爍編程和編程校驗接收一些控制信號。 RST：復(fù)位輸 入。當振蕩器復(fù)位器件時，要保持 RST 腳兩個機器周期的高電平時間。 ALE/PROG：當訪問外部存儲器時，地址鎖存允許的輸出電平用于鎖存地址的地位字 節(jié)。在 FLASH 編程期間，此引腳用于輸入編程脈沖。在平時， ALE 端以不變的頻率周期輸出正脈沖信號，此頻率為振蕩器頻率的 1/6。因此它可用作對外部輸出的脈沖或用于定時目的。然而要注意的是：每當用作外部數(shù)據(jù)存儲器時，將跳過一個 ALE 脈沖。如想禁止 ALE 的輸出可在 SFR8EH 地址上置 0。此時， ALE 只有在執(zhí)行 MOVX， MOVC 指令是 ALE 才起作用。另外， 該引腳被略微拉高。如果微處理器在外部執(zhí)行狀態(tài) ALE 禁止，置位無效。 天津理工大學(xué)中環(huán)信息學(xué)院 電子系 9 /PSEN：外部程序存儲器的選通信號。在由外部程序存儲器取指期間，每個機器周期兩次 /PSEN 有效。但在訪問外部數(shù)據(jù)存儲器時，這兩次有效的 /PSEN 信號將不出現(xiàn)。 /EA/VPP：當 /EA 保持低電平時，則在此期間外部程序存儲器（ 0000HFFFFH），不管是否有內(nèi)部程序存儲器。注意加密方式 1時， /EA 將內(nèi)部鎖定為 RESET；當/EA 端保持高電平時，此間內(nèi)部程序存儲器。在 FLASH 編程期間，此引腳也用于施加 12V 編程電源（ VPP）。 XTAL1：反向振蕩放大器的輸入及內(nèi)部時鐘工作電路的輸入。 XTAL2：來自反向振蕩器的輸出 單片機 AT89C51 最小系統(tǒng) 單片機采用 12M 晶振作為時鐘源，復(fù)
研究報告相關(guān)推薦
鄂ICP備17016276號-1