【正文】 —空閑方式（Idle Mode）和掉電方式（Power Down Mode）。在空閑方式中，CPU停止工作，而RAM、定時器/計數(shù)器、串行口和中斷系統(tǒng)都繼續(xù)工作。在掉電方式中，片內振蕩器停止工作，由于時鐘被“凍結”，使一切功能都暫停，故只保存片內RAM中的內容，直到下一個硬件復位為止[4]。2）引腳功能說明 : AT89C51單片機實物圖級引腳排列圖VCC：供電電壓。VSS：接地。 P0口：P0口為一個8位漏級開路雙向I/O口，每腳可吸收8個TTL門電流。當P1口的管腳第一次寫1時，被定義為高阻輸入。P0能夠用于外部程序數(shù)據(jù)存儲器，它可以被定義為數(shù)據(jù)/地址的低八位。在FIASH編程時，P0 口作為原碼輸入口，當FIASH進行校驗時，P0輸出原碼，此時P0外部必須被拉高。 P1口：P1口是一個內部提供上拉電阻的8位雙向I/O口，P1口緩沖器能接收輸出4TTL門電流。P1口管腳寫入1后，被內部上拉為高，可用作輸入，P1口被外部下拉為低電平時，將輸出電流，這是由于內部上拉的緣故。 P2口：P2口為一個內部上拉電阻的8位雙向I/O口，P2口緩沖器可接收，輸出4個TTL門電流，當P2口被寫“1”時，其管腳被內部上拉電阻拉高，且作為輸入。并因此作為輸入時，P2口的管腳被外部拉低，將輸出電流。這是由于內部上拉的緣故。P2口當用于外部程序存儲器或16位地址外部數(shù)據(jù)存儲器進行存取時，P2口輸出地址的高八位。在給出地址“1”時，它利用內部上拉優(yōu)勢，當對外部八位地址數(shù)據(jù)存儲器進行讀寫時，P2口輸出其特殊功能寄存器的內容。P2口在FLASH編程和校驗時接收高八位地址信號和控制信號。 P3口：P3口管腳是8個帶內部上拉電阻的雙向I/O口，可接收輸出4個TTL門電流。當P3口寫入“1”后，它們被內部上拉為高電平，并用作輸入。作為輸入，由于外部下拉為低電平，P3口將輸出電流（ILL）這是由于上拉的緣故。P3口也可作為AT89C51的一些特殊功能口，如下表所示：口管腳 備選功能 RXD（串行輸入口） TXD（串行輸出口） /INT0（外部中斷0） /INT1（外部中斷1） T0（記時器0外部輸入） T1（記時器1外部輸入） /WR（外部數(shù)據(jù)存儲器寫選通） /RD（外部數(shù)據(jù)存儲器讀選通） P3口同時為閃爍編程和編程校驗接收一些控制信號。 RST：復位輸入。當振蕩器復位器件時，要保持RST腳兩個機器周期的高電平時間。 ALE/PROG：當訪問外部存儲器時，地址鎖存允許的輸出電平用于鎖存地址的地位字節(jié)。在FLASH編程期間，此引腳用于輸入編程脈沖。在平時，ALE端以不變的頻率周期輸出正脈沖信號，此頻率為振蕩器頻率的1/6。因此它可用作對外部輸出的脈沖或用于定時目的。然而要注意的是：每當用作外部數(shù)據(jù)存儲器時，將跳過一個ALE脈沖。如想禁止ALE的輸出可在SFR8EH地址上置0。此時， ALE只有在執(zhí)行MOVX，MOVC指令是ALE才起作用。另外，該引腳被略微拉高。如果微處理器在外部執(zhí)行狀態(tài)ALE禁止，置位無效。 /PSEN：外部程序存儲器的選通信號。在由外部程序存儲器取指期間，每個機器周期兩次/PSEN有效。但在訪問外部數(shù)據(jù)存儲器時，這兩次有效的/PSEN信號將不出現(xiàn)。 /EA/VPP：當/EA保持低電平時，則在此期間外部程序存儲器（0000HFFFFH），不管是否有內部程序存儲器。注意加密方式1時，/EA將內部鎖定為RESET；當/EA端保持高電平時，此間內部程序存儲器。在FLASH編程期間，此引腳也用于施加12V編程電源（VPP）。 XTAL1：反向振蕩放大器的輸入及內部時鐘工作電路的輸入。 XTAL2：來自反向振蕩器的輸出 振蕩器電路的設計 ，由一個單級反相器組成。XTAL1為反相器的輸入，XTAL2為反相器的輸出。可以利用它內部的振蕩器產生時鐘，只要在XTAL1和XTAL2引腳上外接一個晶體及電容組成的并聯(lián)諧振電路，便構成一個完整的振蕩信號發(fā)生器，此方法稱為內部方式。 ，由外部時鐘源提供一個時鐘信號到XTAL1端輸入，而XTAL2端浮空。在組成一個單片機應用系統(tǒng)時，這種方式的結構緊湊，成本低廉，可靠性高。在圖中給出了外接元件，即外接晶體及電容C1，C2，并組成并聯(lián)諧振電路。在電路中，對電容C1和C2的值要求不是很嚴格，如果用高質的晶振，則不管頻率為多少，C1，C2通常都選擇30pF。有時，在某些應用場合，為了降低成本，晶體振蕩器可用陶瓷振蕩器代替。如果使用陶瓷振蕩器，則電容C1，C2的值取47pF。XTAL2XTAL1內部定時/PD400D1D2Q1RfQ2VCCQ3Q4 AT89C51單片機內部振蕩器電路XTAL2XTAL1GNDNCCMOS門外部振蕩信號 外部時鐘接法XTAL1XTAL289系列單片機GND內部定時VCC/PDRf石英晶體或陶瓷振蕩器C1C2 片內振蕩器等效電路通常，在單片機中對所使用的振蕩晶體的參數(shù)要求如下：ESR（等效串聯(lián)電阻）：。C0（并聯(lián)電容）：。CL（負載電容）：30pF+3pF。通常，其誤差及溫度變化的范圍要按系統(tǒng)的要求來確定。在本設計中，采用的是內部方式，在XTAL1和XTAL2引腳上外接一個12MHZ的晶振及兩個47pF的電容組成[6]。6005004003002001000 4 8 12 16 ESR與頻率的關系曲線 復位電路的設計89系列單片機與其他微處理器一樣，在啟動的時候都需要復位，使CPU及系統(tǒng)各部件處于確定的初始狀態(tài)，并從初始狀態(tài)開始工作。89系列單片機的復位信號是從RST引腳輸入到芯片內的施密特觸發(fā)器中的。當系統(tǒng)處于正常工作狀態(tài)時，且振蕩器穩(wěn)定后，如RST引腳上有一個高電平并維持2個機器周期（24個振蕩周期），則CPU就可以響應并將系統(tǒng)復位。復位時序如圖3－7所示，因外部的復位信號是與內部時鐘異步的，所以在每個機器周期的S5P2都對RST引腳上的狀態(tài)采樣。當在RST端采樣到“1”信號且該信號維持19個振蕩周期以后，將ALE和/PSEN接成高電平 ，使器件復位。在RST端電壓變低后，經過12個機器周期后退出復位狀態(tài)，重新啟動時鐘，并恢復ALE和/PSEN的狀態(tài)。如果在系統(tǒng)復位期間將ALE和/PSEN引腳拉成低電平，則會引起芯片進入不定狀態(tài)。| S5 | S6 | S1 | S2 | S3 | S4 | S5 | S6 | S1 | S2 | S3 | S4 | S5 | S6 | S1 | S2 | S3 |RST：INST ADDR INST ADDR INST ADDR INST ADDR INST ADDR INSTALE：/PSEN：P0：11振蕩周期19振蕩周期 內部復位定時時序1） 手動復位手動復位需要人為在復位輸入端RST上加入高電平。一般采用的辦法是在RST端和正電源VCC之間接一個按鈕。當人為按下按鈕時，則VCC的+5V電平就會直接加到RST端。由于人的動作很快也會使按鈕保持接通達數(shù)十毫秒，所以，保證能滿足復位的時間要求。Vcc AT89C51RST GND10uF+Vcc 手動復位電路2） 上電復位 ，只要在RST復位輸入引腳上接一電容至VCC端，下接一個電阻到地即可。對于CMOS型單片機，由于在RST端內部有一個下拉電阻，故可將外部電阻去掉，而將外接電容減至1uF。上電復位的過程是在加電時，復位電路通過電容加給RST端一個短暫的高電平信號，此高電平信號隨著Vcc對電容的充電過程而逐漸回落，即RST端的高電平信號必須維持足夠長的時間。 上電時，Vcc的上升時間約為10ms，而振蕩器的起振時間取決于振蕩頻率，如晶振頻率為10MHz，起振時間為1ms；晶振頻率為1MHz，起振時間則為10ms。，當Vcc掉電時，必然會使RST端電壓迅速下降到0V以下，但是，由于內部電路的限制作用，這個負電壓將不會對器件產生損害。另外，在復位期間，端口引腳處于隨機狀態(tài)，復位后，系統(tǒng)將端口置為全“1”態(tài)。如果系統(tǒng)在上電時得不到有效的復位，則在程序計數(shù)器PC中將得不到一個合適的初值，因此，CPU可能會從一個未被定義的位置開始執(zhí)行程序。VccAT89C51RST10uF+VccGND 上電復位電路3） 復位后寄存器的狀態(tài) 當系統(tǒng)復位時，即在SFRS中，除了端口鎖存器、堆棧指針SP和串行口的SBUF外，其余的寄存器全部清0，端口鎖存器的復位值為0FFH，堆棧指針值為07H，SBUF內為不定值。內部RAM的狀態(tài)不受復位的影響，在系統(tǒng)上電時，RAM的內容是不定的。 各特殊功能寄存器的復位值專用寄存器復位值專用寄存器復位值PC0000HTCON00HACC00HB00HPSW00HSP07HDPTR0000HP0P3FFHIP00000BIE000000BTMOD00HTH000HTL000HTH100HTL100HSCON00HSBUF不定PCON（CHMOS）00000B在本設計中復位電路采用的是上電復位， 單片機最小系統(tǒng) AT89C51單片機最小系統(tǒng)復位和晶振圖 單片機晶振復位電路圖 語音模塊電路設計ISD4004系列語音芯片工作電壓為+3V,單片錄放時間8到16分鐘,音質好,適用于移動電話及其他便攜式電子產品中。芯片采用CMOS 技術,內含振蕩器、防混淆濾波器、平滑濾波器、音頻放大器、自動靜噪及高密度多電平閃爍存儲陳列。芯片設計是基于所有操作必須由微控制器控制,操作命令可通過串行通信接口(SPI或Microwire)送入。芯片采用多電平直接模擬量存儲技術, 每個采樣值直接存儲在片內閃爍存儲器中,因此能夠非常真實、自然地再現(xiàn)語音、音樂、音調和效果聲,避免了一般固體錄音電路因量化和壓縮造成的量化噪聲和金屬聲。,，頻率越低,錄放時間越長,而音質則有所下降,片內信息存于閃爍存儲器中,可在斷電情況下保存一百年(典型值),可反復錄音十萬次。 ISD4004芯片內部結構 ISD4004的內部結構 芯片引腳描述 1）電源(VCCD,VCCA) 芯片內部數(shù)字電路電源正極引腳和模擬電路電源正極引腳。為使噪聲最小,芯片的數(shù)字電路和模擬電路使用不同的電源供電,并且分別引到外封裝的不同管腳上,數(shù)字和模擬電源端最好分別走線,盡可能在靠近供電端處相連,而去耦電容應盡量靠近器件。 2）地線(VSSD,VSSA) 芯片內部數(shù)字電路電源地線和模擬電路電源地線引腳。芯片的數(shù)字電路和模擬電路也要使用不同的地線。 3）同相模擬輸入(ANA IN+) 錄音信號的同相輸入端。輸入放大器可用單端或差分驅動。單端輸入時,信號由耦合電容輸入,最大幅度為峰峰值32mV,耦合電容和本端的3KΩ電阻輸入阻抗決定了芯片頻帶的低端截止頻率。差分驅動時,信號最大幅度為峰峰值16mV。 、 ISD4004實物圖 ISD4004引腳圖 4）反相模擬輸入(ANA IN) 差分驅動時,這是錄音信號的反相輸入端。信號通過耦合電容輸入,最大幅度為峰峰值16mV。 5）音頻輸出(AUD OUT) 提供音頻輸出,可驅動5KΩ的負載。 6）片選(SS)此端為低,即向ISD4004芯片發(fā)送指令，兩條指令之間為高電平。 7）串行輸入(MOSI) 此端為串行輸入端，主控制器應在串行時鐘上升沿之前半個周期將數(shù)據(jù)放到本端,以供輸入。 8）串行輸出(MISO) 此端為串行輸出端，芯片未被選中時,本端呈高阻態(tài)。 9）串行時鐘(SCLK) 時鐘輸入端,由主控制器產生,用于同步MOSI 和MISO的數(shù)據(jù)傳輸。數(shù)據(jù)在SCLK上升沿鎖存到芯片,在下降沿移出芯片。 10）中斷() 本端為漏極開路輸出。芯片在任何操作(包括快進)中檢測到EOM或OVF時,本端變低并保持。中斷狀態(tài)在下一個SPI周期開始時清除。中斷狀態(tài)也可用RINT指令讀?。∣VF標志指示芯片的錄/放操作已到達存儲器的末尾；EOM標志只在放音中檢測到內部的EOM標志時,此狀態(tài)位才置1）。 11）行地址時鐘(RAC) 漏極開路輸出。每個RAC周期表示芯片存儲器的操作進行了一行(ISD4004系列中的存儲器共2400行)。該信號保持高電平175ms,低電平25ms?？爝M模式下,RAC 。該端可用于存儲管理技術。 12）外部時鐘(XCLK) 本端內部有下拉元件。芯片內部的采樣時鐘在出廠前已調校,誤差在1%以內。商業(yè)級芯片在整個溫度和電壓范圍內, %以內。工業(yè)級芯片在整個溫度和電壓范圍內,頻率變化在4%以內,此時建議使用穩(wěn)壓電源。若要求更高精度,可從本端輸入外部時鐘。由于內部的防混淆及平滑濾波器已設定,故上述推薦的時鐘頻率不應改變。輸入時鐘的占空比無關緊要,因內部首先進行了分頻。在不外接時鐘時,此端必須接地。13）自動靜噪(AM CAP) 當錄音信號電平下降到內部設定的某一閾值以下時,自動靜噪功能使信號衰弱,這樣有助于濾除無信號(靜音)時的噪聲。通常本端對地接1181。F的電容,構成內部信號電平峰值檢測電路的一部分。檢