【正文】 本論文簡要介紹了 FPGA 器件的特點和設計意義，以 QuartusII軟件為開發(fā)平臺，通過 VHDL 硬件描述語言以及原理圖的輸入方式來設計交通燈。 交通燈控制器用于自動控制十字路口交通燈和計時器。設計一個十字路口交通控制器，方向分為東南西北四個方向。東西方向的紅綠燈狀態(tài)一樣，南北方 向的紅綠燈狀態(tài)一樣。每個方向上，有四盞燈，分別是左轉燈、紅燈、綠燈和黃燈。左拐燈亮表示左轉車輛可以通行；紅燈亮表示左轉和直行車輛禁行；綠燈亮表示直行車輛和右轉的車輛可以通行；黃燈亮表示左轉和直行的車輛即將禁行。 3 1 簡述 EDA EDA 技術及其發(fā)展 EDA(Electronic Design Automation)技術作為現(xiàn)代電子設計技術的核心，它依賴功能強大的計算機，在 EDA 工具軟件平臺上，對以硬件描述語言 HDL(Hardware Description Language)為 系統(tǒng)邏輯描述手段完成的設計文件，自動地完成邏輯編譯、邏輯化簡、邏輯分割、邏輯綜合、結構綜合，以及邏輯優(yōu)化和仿真測試，直至實現(xiàn)既定的電子線路系統(tǒng)功能。 EDA 技術使得設計者的工作僅僅限于利用軟件的方式，即利用硬件描述語言和 EDA 軟件來完成對系統(tǒng)硬件功能的實現(xiàn)。 在現(xiàn)代高新電子產(chǎn)品的設計和生產(chǎn)中，微電子技術和現(xiàn)代電子設計技術是相互促進、相互推動又相互制約的兩個技術環(huán)節(jié)。前者代表了物理層在廣度和深度上硬件電路實現(xiàn)的發(fā)展，后者則反映了現(xiàn)代先進的電子理論、電子技術、仿真技術、設計工藝和設計技術與最新的計算機軟件技術有機 的融合和升華。因此，嚴格的說， EDA 技術應該是兩者的結合，是這兩個技術領域共同孕育的奇葩。 現(xiàn)在，傳統(tǒng) ASIC 和 FPGA 之間的界限正變得模糊。系統(tǒng)級芯片不僅集成了 RAM 和微處理器，也集成了 FPGA。整個 EDA 和 IC 設計工業(yè)都朝著這個方向發(fā)展。 EDA 技術的優(yōu)勢 傳統(tǒng)的數(shù)字電子系統(tǒng)或 IC 設計中，手工設計占了較大的比例。 4 手工設計一般先按電子系統(tǒng)的具體功能要求進行功能劃分，然后對每個子模塊畫出真值表，用卡諾圖進行手工邏輯化簡，寫出布爾表達式，畫出相應的邏輯線路圖，再據(jù)此選擇元器件，設計電路板，進行實測和 調試。所以手工設計存在如下缺點： （ 1）復雜電路的設計、調試十分困難； （ 2）無法進行硬件系統(tǒng)仿真，如過程中存在錯誤，查找和修改十分不便； （ 3）設計過程中產(chǎn)生大量文檔，不易管理； （ 4）對于 IC 設計而言，設計實現(xiàn)過程與具體生產(chǎn)工藝直接相關，因此可移植性差； （ 5）只有設計出樣機或生產(chǎn)出芯片后才能進行實測。 相比之下， EDA 技術有很大不同之處： （ 1）用 HDL 對數(shù)字系統(tǒng)進行抽象的行為與功能描述以及具體的內(nèi)部線路結構描述，從而可以在電子設計的各個階段、各個層次進行計算機模擬驗證，保證設計過程的正確性，大大降低 設計成本，縮短設計周期； （ 2） EDA 工具之所以能夠完成各種自動設計過程，關鍵是有各類庫的支持。如邏輯仿真時的模擬庫、邏輯綜合時的綜合庫、版圖綜合時的版圖庫、測試綜合時的測試庫等。這些庫都是 EDA 公司于半導體生產(chǎn)廠商緊密合作、共同開發(fā)的； （ 3）某些 HDL（如 VHDL）是文檔型的語言，極大的簡化了設計文檔的管理； 5 （ 4） EDA 技術最為矚目的功能，即最具現(xiàn)代電子設計技術特征的功能是日益強大的邏輯設計仿真測試技術。 EDA 仿真測試技術只需通過計算機，就能對所設計的電子系統(tǒng)從各種不同層次的系統(tǒng)性能特點完成一系列準確 的測試和仿真操作，在完成實際系統(tǒng)的安裝后還能對系統(tǒng)上的目標器件進行所謂邊界掃描測試。這一切極大地提高了大規(guī)模系統(tǒng)電子設計的自動化程度； （ 5）無論傳統(tǒng)的應用電子系統(tǒng)設計的如何完美，使用了多么先進的功能器件，都掩蓋不了一個無情的事實，即該系統(tǒng)對于設計者來說，沒有任何自主知識產(chǎn)權可言，因為系統(tǒng)中的關鍵性的器件往往并非出自設計者之手，這將導致系統(tǒng)在許多情況下的應用直接受到限制。基于 EDA 技術的設計則不同，由于用 HDL 表達的成功的專用功能設計在實際目標方面有很大的可選性，它既可以用不同來源的通用FPGA/CPLD 實 現(xiàn)，也可以直接以 ASIC 來實現(xiàn)，設計者擁有完全的自主權，再無受制于人之虞； （ 6）傳統(tǒng)的電子設計方法至今沒有任何標準規(guī)范加以約束，因此，設計效率低，系統(tǒng)性能差，開發(fā)成本高，市場競爭力也小。而EDA 技術的設計語言是標準化的，不會由于設計對象的不同而改變；它的開發(fā)工具是規(guī)范化的， EDA軟件平臺支持任何標準化的設計語言；它的設計成果是通用的， IP 核具有規(guī)范的接口協(xié)議。良好的可移植和可測試性，為系統(tǒng)開發(fā)提供了可靠的保證； （ 7）從電子設計方法學來看， EDA 技術最大的優(yōu)勢就是能將所有設計環(huán)節(jié)納入統(tǒng)一的自頂向下的設計方 案之中； 6 （ 8） EDA 不但在整個設計流程上充分利用計算機的自動設計能力，在各個設計層次上利用計算機完成不同內(nèi)容的仿真模擬，而且在系統(tǒng)板設計結束后仍可利用計算機對硬件系統(tǒng)進行完整的測試。 7 2 FPGA 概述 FPGA 的簡介 現(xiàn)場可編程門陣列，即 FPGA（ Field－ Programmable Gate Array），它由若干獨立的可編程邏輯模塊組成，具體包括輸入輸出模塊 IOB、可編程邏輯模塊 CLB、互連資源 IR 和一個用于存放編程數(shù)據(jù)的靜 態(tài)存儲器。它是在可編程器件的基礎上進一步發(fā)展的產(chǎn)物，用戶可以通過編程將這些模塊連接成所需要的數(shù)字系統(tǒng)。因為這些模塊的排列形式和門陣列（ GA）中單元的排列形式相似，所以沿用了門陣列這個名稱。 FPGA 屬于高密度 PLD，其集成度可達百萬門 /片以上。 FPGA 中除了個別的幾個引腳外，大部分引腳都與可編程的 IOB相連，均可根據(jù)需要設置成輸入端或輸出端。每個 CLB 中都包含組合邏輯電路和存儲電路（即觸發(fā)器）兩部分，可以設置成規(guī)模不大的組合邏輯電路或時序邏輯電路。為了能將這些 CLB 靈活的連接成各種應用電路，在 CLB 指尖的布 線區(qū)內(nèi)配置了豐富的連線資源。 FPGA 作為專用集成電路領域中的一種半定制電路，不僅克服了原有可編程器件門電路數(shù)有限的缺點，而且解決了定制電路的不足問題。 生產(chǎn) FPGA 的公司有 XILINX、 TI、 ALTERA 等。 FPGA 設計交通燈的意義 FPGA 是一個功能強大的可編程邏輯芯片，采用 FPGA 設計 ASIC 8 電路，用戶不需要投片生產(chǎn)，就能得到所需的芯片。 FPGA 內(nèi)部有豐富的觸發(fā)器和 I/O 引腳。 FPGA 是 ASIC 電路中設計周期最短、開發(fā)費用最低、風險最小的器件之一。 FPGA 采用高速 CHMOS 工藝，功耗低，可以與 CMOS、 TTL 電平兼容。所以用 FPGA 完成交通燈的設計合理可行。 9 3 硬件描述語言 VHDL 硬件描述語言 HDL 是 EDA 技術的重要組成部分，常見的 HDL 有下列幾種： VHDL、 Verilog HDL、 System Verilog、和 System C。其中 VHDL、 Verilog 在現(xiàn)在 EDA 設計中使用最多，也得到幾乎所有的主流 EDA 工具的支持。 VHDL 的英文全名是 VHSIC（ Very High Speed Integrated Circuit） Hardware Description Language，于 1983 年有美國國防部（ DOD）發(fā)起創(chuàng)建，由 IEEE(The Institute of Electrical and Electronics Engineers)進一步發(fā)展并在 1987 年作為“ IEEE 標準1076”發(fā)布。從此， VHDL 成為硬件描述語言的業(yè)界標準之一。自 IEEE公布了 VHDL 的標準版本之后，各 EDA 公司相繼推出了自己的 VHDL 設計環(huán)境，或宣布自己的設計工具支持 VHDL。此后 VHDL 在電子設計領域得到了廣泛應用，并逐步取代了原有的非標準硬件描述語言。 VHDL 語言具有很強的電路描述和建模能力，能從多個層次對數(shù)字系統(tǒng)進行建模和描述，從而大大簡化了硬件設計任務，提高了設計效率和可靠性。 VHDL 具有與具體硬件電路無關和設計平臺無關的特性，并且具有良好的電路行為描述和系統(tǒng)描述的能力，在語言易讀性和層次化結構化設計方面表現(xiàn)了強大的生命力和應用潛力。用 VHDL 進行電子系統(tǒng)設計的一個很大優(yōu)點是設計者可以專心致力于其功能的實現(xiàn)，而不需對不影響功能的與工藝有關的因素 花費 過多的時間和精力。 10 4 QuartusII 軟件 QuartusII 簡介 QuartusII 是 Altera 提供的 FPGA/CPLD 開發(fā)集成環(huán)境， Altera是世界上最大的可編程邏輯器件供應商之一。 QuartusII 在 21 世紀初推出，是 Altera 前一代 FPGA/CPLD 集成開發(fā)環(huán)境 MAX+plusII 的更新?lián)Q代產(chǎn)品，其界面友好，使用便捷。 QuartusII 提供了一種與結構無關的設計環(huán)境，使設計者能方便地進行設計輸入、快速處理和器件編程。 Altera 的 QuartusII 提供了完整的多平臺設計環(huán)境，能滿足各種特定設計的需要，也是單芯片可編程系統(tǒng)（ SOPC）設計的綜合性環(huán)境和 SOPC 開發(fā)的基本設計工具，并 為 Altera DSP 開發(fā)包進行系統(tǒng)模型設計提供了集成綜合環(huán)境。 QuartusII 包括模塊化的編輯器。編輯器包括的功能模塊有分析/綜合器、適配器、裝配器、時序分析器、設計輔助模塊、 EDA 網(wǎng)表文件生成器、編輯數(shù)據(jù)接口等?？梢酝ㄟ^選擇 Start Compilation 來運行所有的編輯器模塊，也可以通過選擇 Start 單獨運行各個模塊。 基于 QuartusII 的設計流程 （ 1）建立工作庫文件夾和編輯設計文件； （ 2）創(chuàng)建工程； （ 3）全程編譯工程； 11 （ 4）時序仿真； （ 5）引腳鎖定； （ 6） 下載至硬件系統(tǒng)驗證。 12 5 系統(tǒng)設計與仿真 系統(tǒng)介紹 設計交通燈是為了自動控制各個十字路口倒計時器和交通信號燈，從而使行人和各種車輛能夠安全通過。 設計任務 本 論文通過設計一個十字路口的交通燈來形象指揮行人和車輛的安全通行。 十字路口處，方向分為東西南北四個方向。東西方向的交通信號燈狀態(tài)保持一致，南北方向的交通信號燈狀態(tài)也保持一致。其中每個方向有左轉燈、紅燈、綠燈和黃燈，共四盞。左轉燈亮說明車輛可以左轉通行；紅燈亮說明禁止車輛直行和左轉；綠燈亮說明允許車 輛直行 和右轉 ；黃燈亮說明即將禁止車輛直行和左轉 。 在每個方向上均設有一個倒計時顯示器，以顯示禁止或允許通行的倒計時間。十字路口交通燈如圖 所示： 13 圖 十字路口交通燈 設計要求 在十字路口處，每組交通信號燈的顯示順序為：左轉 綠 黃 紅。倒計時器顯示相應方向上的綠燈、紅燈倒計時間，其余狀態(tài)不予顯示。左轉、紅、綠和黃燈點亮時間分別為 15s、 80s、 45s、 5s。狀態(tài)表如表 所示： 14 表 交通燈狀態(tài)轉換表 狀態(tài) S1 S2 S3 S4 S5 S6 ? 南北 方向 紅左轉 綠 黃 紅 紅 紅 ? 亮燈時間 15 45 5 15 45 5 ? 東西方向 紅 紅 紅 紅左轉 綠 黃 ? 亮燈時間 15 45 5 15 45 5 ? 系統(tǒng)設計仿真 本畢業(yè)論文設計是基于 QuartusII 軟件，底層設計和頂層設計均采用 VHDL 進行描述設計 ,同時為了使設計變得形象簡明，通過頂層設計生成了原理圖。 系統(tǒng) 框圖的設計 圖 系統(tǒng)框圖