【正文】 電腦上實(shí)現(xiàn)設(shè)計(jì)的軟件仿真。 河南城建學(xué)院本科畢業(yè)設(shè)計(jì)（論文） 第 2章系統(tǒng)總體方案設(shè)計(jì) 3 第 2 章 系統(tǒng)總體方案設(shè)計(jì) 總體方案設(shè)計(jì) 考慮各方面因素本設(shè)計(jì)采用的 是用以 AT89C51 為核心的單片機(jī)控制方案。利用單片機(jī)靈活的編程設(shè)計(jì)和豐富的 I/O 端口，及其控制的準(zhǔn)確性，不但能實(shí)現(xiàn)基本的密碼鎖功能，還能添加 掉 電存儲(chǔ)、聲光提示甚至添加遙控控制功能。其設(shè)計(jì)方案如圖 。 圖 單片機(jī)控制方案 實(shí)現(xiàn) 此方案硬件是基礎(chǔ)，程序是關(guān)鍵。要充分利用仿真軟件，不斷調(diào)試程序，以使程序在滿足各種功能的情況下最簡(jiǎn)。 實(shí)現(xiàn)功能： 密碼鎖初始密碼為： 000000. （ 1）開(kāi)鎖：插上電源后，程序自動(dòng)調(diào)入初始密碼，此時(shí)依次輸入： 000000，然后按 []（確認(rèn)）鍵，此時(shí)鎖會(huì)打開(kāi)，可以看到顯示 open，密碼鎖打開(kāi)。 （ 2）退出并關(guān)鎖：按下 [*]（取消）鍵，此時(shí)鎖關(guān)閉，所有輸入清除。 (3) 修改密碼：在開(kāi)鎖狀態(tài)下，再次輸入正確的密 碼并按下 []（確認(rèn)）鍵， 89C51 單片機(jī) 鍵盤(pán)控制 復(fù)位電路 串口顯示電路 24C02C 掉電保護(hù)電路 開(kāi)鎖電路 河南城建學(xué)院本科畢業(yè)設(shè)計(jì)（論文） 第 2章系統(tǒng)總體方案設(shè)計(jì) 4 此時(shí)聽(tīng) 到兩聲提示，輸入新的六位密碼并按 [D]（重設(shè)）鍵，再重復(fù)輸入一次新密碼并按 [D]，會(huì)聽(tīng)到兩聲提示音，表示重設(shè)密碼成功，內(nèi)部保存新密碼并存儲(chǔ) 到AT24C02。（如兩次輸入的新密碼不一樣，則重設(shè)密碼失?。? (4) 報(bào)警并鎖定鍵盤(pán)：當(dāng)輸入密碼錯(cuò)誤后，報(bào)警并鎖定鍵盤(pán) 3 秒，如 3 秒內(nèi)又有按鍵 ,3秒 后 再啟動(dòng)。 當(dāng)重置新密碼時(shí)，新密碼會(huì)保存于 AT24C02 存儲(chǔ)器里 .。 4*4 鍵盤(pán)說(shuō)明 采用 4*4 鍵盤(pán)輸入，鍵盤(pán)對(duì)應(yīng)名稱如表 表 鍵盤(pán)名稱分布 其中， [0 9]為數(shù)字 輸入 鍵，用于輸入相應(yīng)的 數(shù)字 [*]號(hào)鍵為取消當(dāng)前操作 []號(hào)鍵為確認(rèn) [D]鍵為修改密碼 其它鍵無(wú)功能及定義 AT89C51 單片機(jī) 介紹 AT89C51 單片機(jī)包括：一個(gè) 8 位的微型處理器 CPU；一個(gè) 128K 的片內(nèi)數(shù)據(jù)存儲(chǔ)器 RAM； 4K 片內(nèi)程序存儲(chǔ)器 ROM；四個(gè) 8位并行的 I/O 接口 P0 P3，每個(gè)接口既可以輸入，也可以輸出；兩個(gè)定時(shí)器 /記數(shù)器；五個(gè)中斷源的中斷控制系統(tǒng)；一個(gè)全雙工 UART 的串行 I/O 口；片內(nèi)振蕩器和時(shí)鐘產(chǎn)生電路，但石英晶體和微調(diào)電容需要外接。最高允許振蕩頻率是 12MHZ。以上各個(gè)部分通過(guò)內(nèi)部總線相連接。下面簡(jiǎn)單介 紹 其主要 部分的功能。 處理器 ： CPU 是單片微型計(jì)算機(jī)內(nèi)部的核心部件，由它讀入用戶程序，并 1 2 3 A 4 5 6 B 7 8 9 C * 0 D 河南城建學(xué)院本科畢業(yè)設(shè)計(jì)（論文） 第 2章系統(tǒng)總體方案設(shè)計(jì) 5 逐條執(zhí)行指令，它是由 8位算術(shù)邏輯運(yùn)算部件 (簡(jiǎn)稱 ALU)、定時(shí)／控制部件，若干寄存器 A、 B、 PSW、 SP以及 16位程序計(jì)數(shù)器 (PC)和數(shù)據(jù)指針寄存器 (DPTR)等主要部件組成。算術(shù)邏輯單元的硬件結(jié)構(gòu)與典型微型機(jī)相似。它具有對(duì) 8位信息進(jìn)行 +、 *、 / 四則運(yùn)算和邏輯與、或、異或、取反、清 “0” 等運(yùn)算，并具有判跳、轉(zhuǎn)移、數(shù)據(jù)傳送等功能，此外還提供存放中間結(jié)果及常用數(shù)據(jù)寄存器?？刂破鞑考怯芍噶罴拇嫫?、譯碼器、定時(shí)與控制電路以及信息傳送控制等部件組成的。指令寄存器中存放指令代碼。在執(zhí)行指令時(shí)，從程序存儲(chǔ)器中取來(lái)經(jīng)譯碼器譯碼后，根據(jù)不同指令由定時(shí)與控制電路發(fā)出相應(yīng)的控制信號(hào)，送到存儲(chǔ)器、運(yùn)算器或 I／ O 接口電路，完成指令功能。程序計(jì)數(shù)器 PC 用來(lái)存放下一條將要執(zhí)行的 指令地址，共 16 位．可對(duì)以 64K 字節(jié)的程序存儲(chǔ)器直接尋址，指令執(zhí)行結(jié)束后， PC 計(jì)數(shù)器自動(dòng)增加，指向下一條要執(zhí)行的指令地址。 CPU 功能，總的來(lái)說(shuō)是以不同的方式，執(zhí)行各種指令。不同的指令其功 能 略異。有的指令涉及到寄存器之間的關(guān)系；有的指令涉及到單片機(jī)核心電路內(nèi)部各功能部件的關(guān)系；有的則與外部芯片如外部程序存儲(chǔ)器發(fā)生聯(lián)系。事實(shí)上， CPU 是通過(guò)復(fù)雜的時(shí)序電路完成不同的指令功能。所謂 CPU 的時(shí)序是指控制按照指令功能發(fā)出一系列在時(shí)間上有一定次序的信號(hào)，控制和啟動(dòng)一部分邏輯電路，完成某種操作。 [3] 表 . P3 口的第二功能 輸入 /輸出引腳 P0 口、 P1口、 P2 口及 P3口： P0口（ 22 腳～ 39腳）， ～ 統(tǒng)稱為 P0 口。當(dāng)不接外部存儲(chǔ)器與不擴(kuò)展 I/O 接口時(shí)，它可作為準(zhǔn)雙向 8 位輸入 /輸出接口。當(dāng)接有外部程序存儲(chǔ)器或擴(kuò)展 I/O 口時(shí)， P0 口為地址 /數(shù)據(jù)分時(shí)復(fù)用口。它分時(shí)提供 8 位雙向數(shù)據(jù)總線； P1 口（ 1 腳～ 8 腳）， ～ 統(tǒng)稱為 P1 口，可作為準(zhǔn)雙向 I/O 接口使用。對(duì)于 EPROM 編程和進(jìn)行程序校驗(yàn)時(shí)， P0 口 引腳 第 2 功能 RXD（串行口輸入端） TXD（串行口輸出端） INT0（ 外 部中斷 0 請(qǐng)求輸入端，低電平有效） INT1（ 外部 中斷 1 請(qǐng)求輸入端，低電平有效） T0（ 定 時(shí)器 /計(jì)數(shù)器 0 計(jì)數(shù)脈沖端） T1（ 定 時(shí)器 /計(jì)數(shù)器 1 計(jì) 數(shù)脈沖端） WR（ 外 部數(shù)據(jù)存儲(chǔ)器寫(xiě)選通信號(hào)輸出端，低電平有效） RD（ 外 部數(shù)據(jù)存儲(chǔ)器讀選通信號(hào)輸出端，低電平有效） 河南城建學(xué)院本科畢業(yè)設(shè)計(jì)（論文） 第 2章系統(tǒng)總體方案設(shè)計(jì) 6 接收輸入的低 8位地址； P2 口（ 21腳～ 28 腳）， ～ 統(tǒng)稱為 P2口，一般可作為準(zhǔn)雙向 I/O 接口。當(dāng)接有外部程序存儲(chǔ)器或擴(kuò)展 I/O 接口且尋 址范圍超過(guò)256 個(gè)字節(jié)時(shí)， P2 口用于高 8 位地址總線送出高 8 位地址。對(duì)于 EPROM 編程和進(jìn)行程序校驗(yàn)時(shí)， P2 口接收輸入的 8位地址； P3 口（ 10腳～ 17 腳）， ～ 統(tǒng)稱為 P3 口。它為雙功能口，可以作為一般的準(zhǔn)雙向 I/O 接口，也可以將每 1 位用于第 2 功能，而且 P3 口的每一條引腳均可獨(dú)立定義為第 1 功能的輸入輸出或第2功能。 P3 口的第 2功能見(jiàn)表 所示 。 中斷系統(tǒng) ： AT89C51 單片機(jī)有 5 個(gè)中斷源，由兩個(gè)中斷優(yōu)先級(jí)，每個(gè)中斷源的優(yōu)先級(jí)可以編程為高優(yōu)先級(jí)或低優(yōu)先級(jí)。中斷允許受到 CPU 開(kāi)中斷和中斷源開(kāi)中 斷的兩級(jí)控制。 AT89C51 單片機(jī)有兩個(gè)中斷優(yōu)先級(jí)，高優(yōu)先級(jí)和低優(yōu)先級(jí)，每個(gè)中斷源都可以編程為高中斷優(yōu)先級(jí)和低中斷優(yōu)先級(jí)。這可以實(shí)現(xiàn)兩級(jí)中斷嵌套，嵌套的原則是：一個(gè)正在執(zhí)行的中斷服務(wù)程序可以被較高優(yōu)先級(jí)的中斷請(qǐng)求中斷，而不能被同級(jí)或較低級(jí)的中斷請(qǐng)求所中斷。兩極中斷通過(guò)使用 IP 寄存器設(shè)置。 AT89C51 的管腳有四十多個(gè)這里就不在一一列出，圖 。 P 1 . 01P 1 . 12P 1 . 23P 1 . 34P 1 . 45P 1 . 56P 1 . 67P 1 . 78R S T /V P D9R X D P 3. 010T X D P 3. 111INT 0 P 3. 212INT 1 P 3. 313T 0 P 3. 414T 1 P 3. 515W R P 3. 616R D P 3. 717X T AL 218X T AL 119V S S20P 2 . 021P 2 . 122P 2 . 223P 2 . 324P 2 . 425P 2 . 526P 2 . 627P 2 . 728P S E N29AL E /P R OG30E A/V P P31P 0 . 732P 0 . 633P 0 . 534P 0 . 435P 0 . 336P 0 . 237P 0 . 138P 0 . 039V C C408031 8051 8751 圖 . 8051 的管腳分布 硬件設(shè)計(jì) 時(shí)鐘電路的設(shè)計(jì) 時(shí)鐘電路用于產(chǎn)生 MCS51單片機(jī)工作時(shí)所必需的時(shí)鐘控制信 號(hào)， MCS51 單 片 河南城建學(xué)院本科畢業(yè)設(shè)計(jì)（論文） 第 2章系統(tǒng)總體方案設(shè)計(jì) 7 機(jī)的內(nèi)部電路在時(shí)鐘信號(hào)的控制下，嚴(yán)格的按時(shí)序執(zhí)行指令進(jìn)行工作。 電路中的電容 C1 和 C2 典型值通常選擇為 30pF 左右本設(shè)計(jì)采用 20pF，電路圖如 。對(duì)外接電容的值雖沒(méi)有嚴(yán)格的要求，但電容的大小會(huì)影響振蕩器頻率的高低、振蕩器的穩(wěn)定性和起振的快速性。晶振的振蕩頻率的范圍通常是在 之間，本設(shè)計(jì)采用 12MHZ。晶振的頻率越高，則系統(tǒng)的時(shí)鐘頻率也就越高，單片機(jī)的運(yùn)行速度也就越快。但反過(guò)來(lái)運(yùn)行速度快對(duì)存儲(chǔ)器的速度要求也就越高，對(duì)印制電路板的工藝要求也高，即要求線間的寄 生電容要??；晶振和電容應(yīng)盡可能安裝得與單片機(jī)芯片靠近，以減少寄生電容，更好地保證振蕩器穩(wěn)定、可靠地工作。為了提高溫度穩(wěn)定性，應(yīng)采用溫度穩(wěn)定性良好的電容。 [12] 圖 時(shí)鐘電路 復(fù)位電路的設(shè)計(jì) 單片機(jī)復(fù)位是使 CPU 和系統(tǒng)中的其他功能部件都處在一個(gè)確定的初始狀態(tài)，并 從這個(gè)狀態(tài)開(kāi)始工作。單片機(jī)復(fù)位的條件是：必須單片機(jī)復(fù)位引腳加上持續(xù)兩個(gè)機(jī)器周期 (即 24 個(gè)振蕩周期 )以上的高電平，單片機(jī)才進(jìn)入復(fù)位狀態(tài)（即程序從 0000H 地址開(kāi)始執(zhí)行）。復(fù)位后的狀態(tài)：?jiǎn)纹瑱C(jī)復(fù)位后，片內(nèi) RAM 中低 128的內(nèi)容不會(huì)改變，但特殊功能寄存器被初始化。復(fù)位期間單片機(jī)的 ALE 和 PSEN 引腳輸出高電平，復(fù)位后單片機(jī)的特殊功能寄存器狀態(tài)除 SP 為 07H， P0 P3 為 FFH外其余都被復(fù)位為 0。 AT89C51 單片機(jī)的第 9 管腳 RST(RESET 縮寫(xiě) )，當(dāng)向 RST 管腳輸入一個(gè)非常短暫的高電平時(shí)，單片機(jī)就會(huì)復(fù)位。復(fù)位管腳與計(jì)算機(jī)上的復(fù)位鍵 功能很相似，當(dāng)計(jì)算機(jī)正在進(jìn)行或死機(jī)時(shí)，只要按一下復(fù)位鍵，計(jì)算機(jī) ， 就會(huì)重新啟動(dòng)。單片機(jī) 河南城建學(xué)院本科畢業(yè)設(shè)計(jì)（論文） 第 2章系統(tǒng)總體方案設(shè)計(jì) 8 的復(fù)位和這個(gè)過(guò)程相似，無(wú)論單片機(jī)在執(zhí)行什么程序，如果觸發(fā)復(fù)位就會(huì)使其回到程序的開(kāi)頭重新開(kāi)始執(zhí)行程序。 最簡(jiǎn)單的復(fù)位電路就是在 RST端與 Vcc之間連接一個(gè) 10uF 的電解電容。單片機(jī)上電瞬 間，電容的正極電壓瞬間變?yōu)?Vcc，電解電容對(duì)于這個(gè)瞬間的電壓突變相當(dāng)于短路，于是 Vcc（高電平）相當(dāng)于直接加到了RST端上。正是這個(gè)加在 RST 上的瞬間高電 平使單片機(jī)復(fù)位。很快，電解電容充滿電，在電路中相當(dāng)于斷路，于是 RST端電平由高轉(zhuǎn)低，單片機(jī)隨即開(kāi)始執(zhí)行程序 . 有時(shí)，只使用一個(gè)電解電容的復(fù)位電路可靠性不高，故本設(shè)計(jì)采用如 圖 所示的復(fù)位電路， 以防電源開(kāi)關(guān)或電源插頭分 合過(guò)程引起的抖動(dòng)而影響復(fù)位。 圖 復(fù)位電路 密碼存儲(chǔ)電路的設(shè)計(jì) 外置的撥碼開(kāi)關(guān)來(lái)設(shè)定密碼，操作既不方便，電路又復(fù)雜。本設(shè)計(jì)采用了E2PROM 來(lái)保存密碼，它最大的優(yōu)點(diǎn)就是掉電后，存儲(chǔ)的內(nèi)容不會(huì)丟失，這是一種十分理想的方案。密碼寫(xiě)入 ROM 后即使掉電也沒(méi)關(guān)系，且可以 隨意讀出、寫(xiě)入。真正改變了以往密碼鎖的密碼由廠家固定，用戶只有使用權(quán)，而沒(méi)有更改權(quán)的缺點(diǎn)，真正實(shí)現(xiàn)了密碼鎖的保密性。密碼存儲(chǔ)電路如圖 所示。 本設(shè)計(jì)采用的芯片是 ATMEL 公司的 AT24C02C， 內(nèi)有 512 字節(jié)的 ROM，且支持在線讀寫(xiě)。其 SDA 為數(shù)據(jù)傳送線，接在單片機(jī)的 口。 SCK 為移位時(shí)鐘線，接在單片機(jī)的 口。利用 和 口模擬串口來(lái)實(shí)現(xiàn)單片機(jī)和 ROM 間的數(shù)據(jù)串行通訊。 AT24C02各管腳介紹 :SCK為串行時(shí)鐘輸入管腳用于產(chǎn)生器件所有數(shù)據(jù)發(fā)送或接收的時(shí)鐘這是一個(gè)輸入管 腳； SDA為串行數(shù)據(jù)用于器件所有數(shù)據(jù)的發(fā)送或接收， 河南城建學(xué)院本科畢業(yè)設(shè)計(jì)（論文） 第 2章系統(tǒng)總體方案設(shè)計(jì) 9 是一個(gè)開(kāi)漏輸出管腳可與其它開(kāi)漏輸出或集電極開(kāi)路輸出進(jìn)行線， A0、 A A2為 器件地址輸入端這些輸入腳用于多個(gè)器件級(jí)聯(lián)時(shí)設(shè)置器件地址當(dāng)這些腳懸空時(shí)默認(rèn)值為 0 ； WP為 寫(xiě)保護(hù) ， 如