【正文】 和分鐘的功能。時(shí)、分、秒計(jì)數(shù)的原理相同，均為BCD碼輸出的計(jì)數(shù)器，其中分和秒均為六十進(jìn)制BCD碼計(jì)數(shù)器，小時(shí)為二十四進(jìn)制BCD碼計(jì)數(shù)器。設(shè)計(jì)一個(gè)具有異步清零和設(shè)置輸出功能的六十進(jìn)制BCD碼計(jì)數(shù)器，再設(shè)計(jì)一個(gè)具有異步清零和設(shè)置輸出功能的二十四進(jìn)制計(jì)數(shù)器，然后將它們通過(guò)一定的組合構(gòu)成時(shí)鐘計(jì)時(shí)模塊。各個(gè)輸入/輸出端口的作用為：（1）clk為計(jì)時(shí)時(shí)鐘信號(hào)，reset為異步清零信號(hào)；（2）sethour為小時(shí)設(shè)置信號(hào)，setmin為分鐘設(shè)置信號(hào)；（3）daout[5?0]為小時(shí)的BCD碼輸出, daout[6...0]為秒和分鐘的BCD碼輸出，enmin和enhour為使能輸出信號(hào)。（4）在時(shí)鐘整點(diǎn)的時(shí)候產(chǎn)生揚(yáng)聲器驅(qū)動(dòng)信號(hào)和花樣顯示信號(hào)。由時(shí)鐘計(jì)時(shí)模塊中分鐘的進(jìn)行信號(hào)進(jìn)行控制。當(dāng)contr_en為高電平時(shí)，將輸入信號(hào)clk送到輸出端speak用于驅(qū)動(dòng)揚(yáng)聲器，同時(shí)在clk的控制下，輸出端lamp[2..0]進(jìn)行循環(huán)移位，從而控制LED燈進(jìn)行花樣顯示。輸出控制模塊有揚(yáng)聲器控制器和花樣顯示控制器兩個(gè)子模塊組成 頂層電路圖頂層文件是由四個(gè)模塊組成，分別是時(shí)、分、秒計(jì)數(shù)器和報(bào)警的VHDL語(yǔ)言封裝而成。經(jīng)過(guò)鎖定引腳再重新編譯獲得如下頂層原理電路圖：三、方案實(shí)現(xiàn) 各模塊仿真及描述（1）秒計(jì)數(shù)器模塊仿真圖：將標(biāo)準(zhǔn)秒信號(hào)送入”秒計(jì)數(shù)器”，秒計(jì)數(shù)器采用60進(jìn)制計(jì)數(shù)器，每累計(jì)60秒發(fā)出一個(gè)分脈沖信號(hào)，該信號(hào)將作為分計(jì)數(shù)器的時(shí)鐘脈沖，daout代表秒輸出。（2）分計(jì)數(shù)器電路仿真圖：也采用60進(jìn)制計(jì)數(shù)器，每累計(jì)60分鐘，發(fā)出一個(gè)時(shí)脈沖信號(hào)，該信號(hào)將被送到時(shí)計(jì)數(shù)器，daout端口代表分鐘輸出（3）小時(shí)計(jì)數(shù)器電路仿真圖：時(shí)計(jì)數(shù)器采用12進(jìn)制計(jì)時(shí)器，可實(shí)現(xiàn)對(duì)24小時(shí)累 計(jì)。每累計(jì)12小時(shí)，發(fā)出一個(gè)脈沖信號(hào)。引腳配置完成后再進(jìn)行一次全程編譯，無(wú)誤則可以下載到試驗(yàn)箱上進(jìn)行硬件測(cè)試。硬件驗(yàn)證的方法如下：選擇實(shí)驗(yàn)?zāi)Ｊ?；時(shí)鐘脈沖clk與clock0（1024Hz）信號(hào)相連；鍵8和鍵5均為低電平，時(shí)鐘正常計(jì)時(shí)，數(shù)碼管1和2顯示秒，數(shù)碼管4和5顯示分鐘，數(shù)碼管7和8顯示小時(shí)；鍵8為高電平時(shí)，時(shí)鐘清零；鍵5為高電平時(shí)，按下鍵7和鍵4進(jìn)行調(diào)時(shí)調(diào)分操作；當(dāng)時(shí)鐘為整點(diǎn)的時(shí)候，三個(gè)發(fā)光二極管進(jìn)行循環(huán)移位操作，同時(shí)揚(yáng)聲器發(fā)聲。五、心得體會(huì)經(jīng)過(guò)源程序的編輯、邏輯綜合、邏輯適配、編程下載成功后，在EDA實(shí)驗(yàn)開發(fā)系統(tǒng)進(jìn)行硬件驗(yàn)證時(shí)卻發(fā)現(xiàn)實(shí)驗(yàn)結(jié)果不正確，揚(yáng)聲器無(wú)法發(fā)聲。經(jīng)檢查，自己設(shè)計(jì)的管腳文件有錯(cuò)。將管腳鎖定文件修改后，重新進(jìn)行邏輯適配、編程下載成功后，實(shí)驗(yàn)結(jié)果仍然不正確，百思不得其解。無(wú)奈之下，決定重頭開始排查每一步的細(xì)節(jié)，確定各個(gè)模塊的功能完全實(shí)現(xiàn)并且頂層模塊功能正確。修改之后，重新進(jìn)行邏輯適配、編程下載驗(yàn)證，實(shí)驗(yàn)結(jié)果完全正確。這次EDA課程設(shè)計(jì)歷時(shí)兩個(gè)星期，在整整兩個(gè)星期的日子里，不僅鞏固了以前所學(xué)過(guò)的知識(shí)，而且學(xué)到了很多書本上學(xué)不到的知識(shí)，同時(shí)鍛煉了自己的能力，使自己對(duì)以后的路有了更加清楚的認(rèn)識(shí)，對(duì)未來(lái)有了更多的信心。這次課程設(shè)計(jì)，進(jìn)一步加深了我對(duì)EDA的了解，使我對(duì)QuartusII的基本操作有所了解，使我對(duì)應(yīng)用軟件的方法設(shè)計(jì)硬件系統(tǒng)有了更加濃厚的興趣。通過(guò)這次課程設(shè)計(jì)，我懂得了理論與實(shí)際相結(jié)合的重要性，只有理論知識(shí)是遠(yuǎn)遠(yuǎn)不夠的，只有把所學(xué)的理論知識(shí)與實(shí)踐相結(jié)合，從實(shí)踐中得出結(jié)論，才能真正提高自己的實(shí)際動(dòng)手能力和獨(dú)立思考的能力。在設(shè)計(jì)的過(guò)程中，我遇到許多問(wèn)題，畢竟是第一次應(yīng)用VHDL進(jìn)行硬件電路系統(tǒng)的設(shè)計(jì)，許多EDA的知識(shí)還沒(méi)有充分的掌握，遇到困難也是在所難免的，同時(shí)發(fā)現(xiàn)了自己的不足之處：學(xué)習(xí)知識(shí)表面化，沒(méi)有深入了解它們的原理。總的來(lái)說(shuō)，這次設(shè)計(jì)的數(shù)字時(shí)鐘電路還是比較成功的，盡管在設(shè)計(jì)中遇到了很多問(wèn)題，最后在老師的辛勤指導(dǎo)、同學(xué)的幫助和自己不斷思考下，終于迎刃而解，有點(diǎn)小小的成就感，覺得平時(shí)所學(xué)的知識(shí)有了實(shí)用的價(jià)值，達(dá)到了理論與實(shí)際相結(jié)合的目的。最后，對(duì)給過(guò)我?guī)椭乃型瑢W(xué)和指導(dǎo)老師再次表示忠心的感謝！參考文獻(xiàn)[1] 崔健明.《電子電工EDA仿真技術(shù)》 高等教育出版社 2000年 [2] 盧杰,賴毅.《VHDL與數(shù)字電路設(shè)計(jì)》 科學(xué)出版社 2001年 [3] 潘松，黃繼業(yè).《EDA技術(shù)實(shí)用教程》 科學(xué)出版社 2002年 [4] 朱運(yùn)利.《EDA技術(shù)應(yīng)用》 電子工業(yè)出版社 2004年 [5] 張明.《VHDL實(shí)用教程》 電子科技大學(xué)出版社 1999年[6] 彭介華.《電子技術(shù)課程設(shè)計(jì)與指導(dǎo)》 高等教育出版 1997年LIBRARY IEEE。USE 。USE 。ENTITY minute IS PORT(clk,clk1,reset,sethour:IN STD_LOGIC。enhour:OUT STD_LOGIC。daout:OUT STD_LOGIC_VECTOR(6 DOWNTO 0))。END ENTITY minute。ARCHITECTURE fun OF minute IS SIGNAL count :STD_LOGIC_VECTOR(6 DOWNTO 0)。SIGNAL enhour_1, enhour_2: STD_LOGIC。enmin_1為59分時(shí)的進(jìn)位信號(hào) BEGINenmin_2由clk調(diào)制后的手動(dòng)調(diào)時(shí)脈沖信號(hào)串 daout時(shí)計(jì)數(shù)器模塊的VHDL語(yǔ)言：LIBRARY IEEE。use 。USE 。IF(clk39。event and clk=39。139。)THEN IF(dain=“0000000”)THEN speak=“10”)THEN count1循環(huán)點(diǎn)亮三只燈第三篇：《EDA課程設(shè)計(jì)》《EDA課程設(shè)計(jì)》課程設(shè)計(jì)題目：基于單片機(jī)的溫濕度采集系統(tǒng)姓名：xxx學(xué)班時(shí)地號(hào)：xxxx級(jí)：xxxx間：~ 點(diǎn)：xxxxx指 導(dǎo)老師：xxxxx目錄一、電路原理圖..................................................................................2二、電路PCB圖（或?qū)嵨飯D）.........................................................2三、電路效果圖..................................................................................3四、設(shè)計(jì)總結(jié)......................................................................................3 附錄（單片機(jī)源代碼）......................................................................4一、電路原理圖二、電路PCB圖（或?qū)嵨飯D）三、電路效果圖四、設(shè)計(jì)總結(jié)EDA的實(shí)驗(yàn)還是挺有趣的，比較講究動(dòng)手能力，當(dāng)然也不能忽略團(tuán)體合作?？偟膩?lái)說(shuō)本次實(shí)驗(yàn)還是成功了，雖然每個(gè)環(huán)節(jié)都遇到了困難。在生成原理圖的過(guò)程中，就曾把導(dǎo)線畫成了Placeline而不是Placewire，還有芯片的引腳應(yīng)該用NET符號(hào)而不是用文本符號(hào)，所以這些錯(cuò)誤都導(dǎo)致我花在原理圖上的時(shí)間多了點(diǎn)。而在生成PCB電路圖的過(guò)程中遇到的困難則是自動(dòng)布線之后，還有電源的幾個(gè)腳需要手動(dòng)布線，所以各個(gè)元件之間的位置要布置好，以免發(fā)生短路。腐蝕的時(shí)候，由于腐蝕的時(shí)間太長(zhǎng)了，有些碳都化開了，導(dǎo)致里面的銅被腐蝕掉了，所以又為我的工作增加了困難。在焊接的時(shí)候，要注意元件的正負(fù)極，還要檢測(cè)錫是否都與那些銅連接上了。最終把LED和 DHT11的程序燒進(jìn)去就行了。本次實(shí)驗(yàn)我還是能多多少少學(xué)到點(diǎn)什么的，總的來(lái)說(shuō)還是希望能有多一點(diǎn)這樣的實(shí)習(xí)。附錄（單片機(jī)源代碼）//51單片機(jī)控制溫濕度傳感器DHT11LCD1602上顯示當(dāng)前機(jī)最小系統(tǒng)。//LCD 讀進(jìn)去 寫出來(lái) include include typedef unsigned char BYTE。typedef unsigned int WORD。define uint unsigned int//定義無(wú)符號(hào)整型 define uchar unsigned char typedef bit BOOL。//此聲明一個(gè)布爾型變量即真或假// uchar data_byte,num,i。uchar RH,RL,TH,TL,flag。uchar shuzi[4]。unsigned char code num1[11]={0xc0,0xf9,0xa4,0xb0,0x99，0x92,0x82,0xf8,0x80,0x90,0x7f}。sbit dht=P2^4。//dht11data端接單片機(jī)的P2^4口////***************延時(shí)函數(shù)************************************* void delay(uchar ms)//延時(shí)模塊//延時(shí)1毫秒{}void delay1()//一個(gè)for循環(huán)大概需要8個(gè)多機(jī)器周期//一個(gè)機(jī)器周期為1us晶振為12MHz也就是說(shuō)本函數(shù)延時(shí)8us{} uchar i。while(ms)for(i=0。iuchar i。for(i=0。iP2=0x07。P0=num1[shuzi[2]]。delay(1)。// }// if(flag