【正文】 描，同時(shí)將掃描到的信號(hào)以十進(jìn)制方式通過(guò)六位七段數(shù)碼管進(jìn)行顯示，并將掃描到的鍵盤(pán)輸入信號(hào)輸入到單 片機(jī) AT89C51， AT89C51 根據(jù)接收到的控制信號(hào)對(duì) AD9850 發(fā)出控制信號(hào)，控制AD9850 產(chǎn)生相應(yīng)頻率的正弦波，該正弦波可以直接輸出，同時(shí)如果將該正弦波在經(jīng)過(guò)橢圓濾波器后再輸入到 AD9850 的同相比較器，可以產(chǎn)生相應(yīng)頻率的方波，該方波可以直接輸出，也可以在經(jīng)過(guò)波形變換電路之后變換成鋸齒波，在本系統(tǒng)中產(chǎn)生的所有波形，都可以在接入射極跟隨器后，直接驅(qū)動(dòng)負(fù)載進(jìn)行工作。 由以上可以看出本方案可以產(chǎn)生我們所需要的波形，該方案具有可行性。 單片機(jī) AT89C51 射極跟隨器 波形變換電路 輸出 方 波 波形變換電路 AD9850 橢圓濾波電路 正弦波 小鍵盤(pán) 8279 芯片 控制信號(hào) 鍵盤(pán)掃描 控制信號(hào) 顯 示 放 大 鋸齒波 4 微控制器 相位控制 字 頻率控制字 相位累加器 ? 相位寄存器 ? 正弦查詢(xún)表 DAC LPF 比較器 正 弦 波輸出 方波輸出 4 系統(tǒng)所用主要器件介紹 AD9850 芯片簡(jiǎn)介 AD9850 是 AD 公司 1996 年推出的高集成度 DDS 頻率合成器。它內(nèi)部包括可編程 DDS 系統(tǒng)、高性能 DAC 及高 速比較器。它采用先進(jìn)的 CMOS 工藝，最高時(shí)鐘速率為 125MHZ。 AD9850 的封裝 AD9850 采用 CMOS 工藝，其功耗在 供電時(shí)僅為 155mW，擴(kuò)展工業(yè)級(jí)溫度范圍為 40～ 80℃ ，采用 28 腳 SSOP 表面封裝形式。它的實(shí)際引腳排列圖如圖 3 所示 [6]。 圖 3 AD9850 引腳排列圖 AD9850 的組成 AD9850 的組成框圖如圖 4 所示 [7]。 圖 4 中層虛線(xiàn)內(nèi)是一個(gè)完整的可編程 DDS系統(tǒng)，外層虛線(xiàn)內(nèi)包含了 AD9850 的主要組成部分。 圖 4 AD9850 的組成框圖 AD9850 內(nèi)含可編程 DDS 系統(tǒng)和高速比較器，能實(shí)現(xiàn)全數(shù)字編程控制的頻率合成?？删幊? DDS 系統(tǒng)的核心是相位累加器，它由一個(gè)加法器和一個(gè) N 位相位寄存 5 高速 DDS 數(shù)據(jù)輸入寄存器 參考時(shí)鐘輸入 主復(fù)位 頻率更新及數(shù)據(jù)寄存器復(fù)位 字裝入時(shí)鐘 1 位 40 串行裝入 8 位 5 并行裝入 頻率、相位和控制數(shù)據(jù)輸入 比較器 AD9850 + VsVs GND DAC Rset 模擬輸出 模擬輸入 CLOCK OUT CLOCKOUT 串行 裝入 并行裝入 頻率 /相位數(shù)據(jù)寄存器 相位控制字 相位頻率控制字 + 10 位 DAC 器組成， N 一般為 24～ 32。每來(lái)一個(gè)外部參考時(shí)鐘，相位寄存器便以步長(zhǎng) M 遞加。相位寄存器的輸出與相位控制字相加后可輸入到正弦查詢(xún)表地址上。正弦查詢(xún)表包含一個(gè)正弦波周期的數(shù)字幅度信息，每一個(gè)地址對(duì)應(yīng)正弦波中 0176?！?360176。范圍的一個(gè)相位點(diǎn)。查詢(xún)表把輸入地址的相位信息映射成正弦波幅度信號(hào)，然后驅(qū)動(dòng) DAC 以輸出模式量。 相位 寄存器每過(guò) 2N/M 個(gè)外部參考時(shí)鐘后返回到初始狀態(tài)一次，相位地正弦查詢(xún)表每消費(fèi)品一個(gè)循環(huán)也回到初始位置，從而使整個(gè) DDS 系統(tǒng)輸出一個(gè)正弦波。輸出的正弦波周期 To=Tc2N/M，頻率 fout=Mfc/2N， Tc、 fc 分別為外部參考時(shí)鐘的周期和頻率。 AD9850 采用 32 位的相位累加器將信號(hào)截?cái)喑? 14 位輸入到正弦查詢(xún)表，查詢(xún)表的輸出再位后輸入到 DAC， DAC 再輸出兩個(gè)互補(bǔ)的電流。 DAC 滿(mǎn)量程輸出電流通過(guò)一個(gè)被截?cái)喑?10 外接電阻 RSET 調(diào)節(jié)， RSET 的典型值是 ，調(diào)節(jié)關(guān)系為 ISET=32()。將 DAC 的輸出經(jīng)低通濾波后接到 AD9850 內(nèi)部的高速比較器上即可直接輸出一個(gè)抖動(dòng)很小的方波。 AD9850 系統(tǒng)功能框圖 AD9850 系統(tǒng)功能圖如圖 5 所示 [8]。 圖 5 AD9850 的系統(tǒng)功能框圖 AD9850在接上精密時(shí)鐘源和寫(xiě)入頻率相位控制字之間后就可產(chǎn)生一個(gè)頻率和相位都可編程控制的模擬正弦波輸出，此正弦波可直接用作頻率信號(hào)源或經(jīng)內(nèi)部的高速 6 比較器轉(zhuǎn)換為方波輸出。在 125MHz 的時(shí)鐘下， 32 位的頻率控制字可使 AD9850 的輸出頻 率分辨率達(dá) ；并具有 5 位相位控制位，而且允許相位按增量 180176。、90176。、 45176。、 176。、 176?；蜻@些值的組合進(jìn)行調(diào)整 。 AD9850 的控制字與控制時(shí)序 AD9850 有 40 位控制字， 32 位用于頻率控制， 5 位用于相位控制。一位用于電源休眠 (power down)控制， 2 位用于選擇工作方式。這 40 位控制字可通過(guò)并行方式或串行方式輸入到 AD9850，圖 6 是控制字并行輸入的控制時(shí)序圖 [9]。 圖 6 AD9850 控制字 并行輸入時(shí)序 在并行裝入方式中，通過(guò) 8 位總線(xiàn) A0…D7 將可數(shù)據(jù)輸入到寄存器，在重復(fù) 5次之后再在 FQUD 上升沿把 40 位數(shù)據(jù)從輸入寄存器裝入到頻率 /相位數(shù)據(jù)寄存器（更新 DDS 輸出頻率和相位），同時(shí)把地址指針復(fù)位到第一輸入寄存器。接著在 WCLK 的上升沿裝入 8 位數(shù)據(jù)，并把指針指向下一個(gè)輸入寄存器，連續(xù) 5 個(gè) WCLK上升沿后， WCLK 的邊沿就不再起作用，直到復(fù)位信號(hào)或 FQUD 上升沿把地址指針復(fù)位到第一個(gè)寄存器。在串行輸入方式 WCLK 上升沿把 25 引腳的一位數(shù)據(jù)串行移入，當(dāng)移動(dòng) 40 位后，用 一個(gè) FQUD 脈沖即可更新輸出頻率和相位。 AD9850 的復(fù)位（ RESET）信號(hào)為高電平有效，且脈沖寬度不小于 5 個(gè)參考時(shí)鐘周期。它的參考時(shí)鐘頻率一般遠(yuǎn)高于單片機(jī) AD9850 頻率，因此 AD9850 的復(fù)位（ RESET）端可與單片機(jī)的復(fù)位端直接相連。 DATA W_CLK FQ_UD REF CLK COS OUT W0 W1 W2 W3 W4 Valing Data New Freq(Phase) 7 值得一提的是：用于選擇工作方式的兩個(gè)控制位，無(wú)論并行還是串行最好都寫(xiě)成 00，并行時(shí)的 01 和串行時(shí)的 0 11 都是工廠(chǎng)測(cè)試用的保留控制字，不慎使用可能導(dǎo)致難以預(yù)料的后果。 AT89C51 芯片簡(jiǎn)介 圖 7 是 AT89C51 的引腳圖，引腳說(shuō)明如下 [10]: 圖 7 51 系列單片機(jī)引腳圖 VCC： AT89C51 電源正極輸入，接 +5V 電壓。 GND：電源接地端。 XTAL1：接外部晶振的一個(gè)引腳。在單片機(jī)內(nèi)部，它是一反相放大器輸入端，這個(gè)放大器構(gòu)成了片內(nèi)振蕩器。它采用外部振蕩器時(shí)，些引腳應(yīng)接地。 XTAL2: 接外部晶振的一個(gè)引腳。在片內(nèi)接至振蕩器的反相放大器輸出端和內(nèi)部時(shí)鐘發(fā)生器輸入端。當(dāng)采用外部振蕩器時(shí)，則此引腳接外部振蕩信號(hào)的輸入。 RST: AT89C51 的復(fù)位信號(hào)輸入引腳，高電位工作，當(dāng)要對(duì)芯片又時(shí)，只要將此引腳電位提升到高電位 ，并持續(xù)兩個(gè)機(jī)器周期以上的時(shí)間， AT89C51 便能完成系統(tǒng)復(fù)位的各項(xiàng)工作，使得內(nèi)部特殊功能寄存器的內(nèi)容均被設(shè)成已知狀態(tài)。 ALE/PROG: ALE 是英文 ADDRESS LATCH ENABLE的縮寫(xiě)，表示允許地址鎖存允許信號(hào)。當(dāng)訪(fǎng)問(wèn)外部存儲(chǔ)器時(shí)， ALE 信號(hào)負(fù)跳變來(lái)觸發(fā)外部的 8 位鎖存器 (如 74LS373)，將端口 P0 的地址總線(xiàn) (A0A7)鎖存進(jìn)入鎖存器中。在非訪(fǎng)問(wèn)外部存儲(chǔ)器期間， ALE 引腳的輸出頻率是系統(tǒng)工作頻率的 1/16，因 此可以用來(lái)驅(qū)動(dòng)其他外圍 8 芯片的