【正文】 持低電平時，則在此期間外部程序存儲器（ 0000HFFFFH），不管是否有內部程序存儲器。注意加密方式 1 時， /EA將內部鎖定為 RESET；當 /EA端保持高電平時，此間內部程序存儲器。在FLASH 編程期間，此引腳也用于施加 12V編程電源（ VPP）。 XTAL1：反向振蕩放大器的輸入及內部時鐘工作電路的輸入。 XTAL2：來自反向振蕩器的輸出。 89S52 單片機外部有 32 個端口可供用戶使用，其功能如下： 表 31 89C52 并行 I/O 接口 端口 引腳 位置 第一功能 第二功能 符號 功能 符號 功能 P0 3932 通用 I/0 口 AD0AD7 地址數據總線 P1 18 通用 I/0 口 P2 2128 通用 I/0 口 A8A15 地址總線（高位） P3 10 通用 I/0 口 RXD 串行通信發(fā)送口 11 TXD 串行通信接收口 12 INT0 外部中斷 0 13 INT1 外部中斷 1 14 T0 計數器 0 輸入端口 15 T1 計數器 1 輸入端口 16 WR 外部存儲器寫功能 17 RD 外部存儲器讀功能 11 P0 口： P0 口為一個 8 位漏級開路雙向 I/O口，每腳可吸收 8TTL門電流。當 P1 口的管腳第一次寫 1 時，被定義為高阻輸入。 P0 能夠用于外部程序數據存儲器，它可以被定義為數據 /地址的第八位。在 FIASH 編程時， P0 口作為原碼輸入口，當 FIASH 進行校驗時， P0 輸出原碼，此時P0 外部必須被拉高。 P1口： P1口是一個內部提供上拉電阻的 8 位雙向 I/O口， P1 口緩沖器能接收輸出 4TTL 門電流。 P1口管腳寫入 1后，被內部上拉為高，可用作輸入， P1 口被外部下拉為低電平時，將輸出電流，這是由于內部上拉的緣故。在 FLASH 編程和校驗時， P1口作為第八位地址接收。 P2口： P2口為一個內部上拉電阻的 8位雙向 I/O 口， P2口緩沖器可接收，輸出 4 個 TTL 門電流，當 P2 口被寫“ 1”時，其管腳被內部上拉電阻拉高，且作為輸入。并因此作為輸入時， P2 口的管腳被外部拉低，將輸出電流。這是由于內部上拉的緣故。 P2 口當用于外部程序存儲器或16位地址外部數據存儲器進行存取時， P2 口輸出地址的高八位。在給出地址“ 1”時，它利用內部上拉優(yōu)勢，當對外部八位地址數據存儲器進行讀寫時， P2 口輸出其特殊功能寄存器的內容。 P2口在 FLASH 編程和校驗時接收高八位地址信號和控制信號。 P3口： P3口管腳是 8 個帶內部上拉電阻的雙向 I/O 口，可接收輸出4 個 TTL 門電流。當 P3 口寫入“ 1”后，它們被內部上拉為高電平，并用作輸入。作為輸入，由于外部下拉為低電平， P3口將輸出電流（ ILL）這是由于上拉的緣故。 P3 口也可作為 AT89C51的一些特殊功能口，如下所示： 口管腳 備選功能 RXD（串行輸入口） TXD（串行輸出口） /INT0（外部中斷 0） /INT1（外部中斷 1） T0（記時器 0外部輸入） T1（記時器 1外部輸入） /WR（外部數據存儲器寫選通） 12 /RD（外部數據存儲器讀選通） P3 口同時為閃爍編程和編程校驗接收一些控制信號。 ③ AT89C52 的晶振及其連接方法 CPU工作時都必須有一個時鐘脈沖。有兩種方式可以向 89S52 提供時鐘脈沖：一是外部時鐘方式，即使用外部電路向 89S52 提供始終脈沖，見圖 33(a)；二是內部時鐘方式，即使用晶振由 89S52 內部電路產生時鐘脈沖。一般常用第二種方法，其電路見圖 33(b)。 圖 33 89C52 的時鐘脈沖 圖 3－ 3 中： J 一般為石英晶體，其頻率由系統需要和器件決定，在頻率穩(wěn)定度要求不高時也可以使用陶瓷濾波器。 C C2：使用石英晶體時， C1=C2=30（177。 10） pF 使用陶瓷濾波器時， C1=C2=40（177。 10） pF ④ AT89C52 的復位 使 CPU開始工作的方法就是給 CPU一個復位信號， CPU 收到復位信號后將內部特殊功能寄存器設置為規(guī)定值，并將程序計數器設置為“ 0000H”。復位信號結束后， CPU 從 程序存儲器“ 0000H”處開始執(zhí)行程序。 89S52 為高電平復位，一般有 3種復位方法。 ⅰ 上電復位。接通電源時 ⅱ 手動復位。設置一個復位按鈕，當操作者按下按鈕時產生一個復位信號。 ⅲ 自動復位。設計一個復位電路，當系統滿足某一條件時自動產生一個復位信號。 89C52 XTAL2 XTAL1 89C52 XTAL2 XTAL1 13 圖 34 為最簡單的上電復位和手動復位方法。 圖 34 89C52 的復位電路 關于 CPU 的復位電路應當注意，在調試單片機程序時有兩種工作方式。一是仿真器方式，主要用于調試程序。此時程序的執(zhí)行由仿真器控制，復位電路不起作用 ，系統時鐘也經常設置為仿真器產生，此時用戶的晶振也不起作用。二是用戶方式，即脫離仿真器的實際工作方式，用戶的時鐘振蕩電路和復位電路都必須正常工作。因此，如果系統復位電路或晶振電路有故障，就會出現仿真器方式工作正常，而用戶方式不工作的現象，這是許多初學者常遇到的問題。 ⑤芯片擦除 整個 PEROM陣列和三個鎖定位的電擦除可通過正確的控制信號組合，并保持 ALE管腳處于低電平 10ms 來完成。在芯片擦操作中，代碼陣列全被寫“ 1”且在任何非空存儲字節(jié)被重復編程以前，該操作必須被執(zhí)行。 此外， AT89C52 設有穩(wěn)態(tài)邏輯 ，可以在低到零頻率的條件下靜態(tài)邏輯，支持兩種軟件可選的掉電模式。在閑置模式下， CPU停止工作。但 RAM，定時器，計數器，串口和中斷系統仍在工作。在掉電模式下，保存 RAM的內容并且凍結振蕩器，禁止所用其他芯片功能，直到下一個硬件復位為止。 89C52 14 資源分配 軟、硬件設計是設計中不可缺少的，為了滿足功能和指標的要求，資源分配如下 12MHZ； P1口的 分別與四個按鍵連接，分別控制鋸齒波、三角波、正弦波和方波， 與四個發(fā)光二極管相連 ,按鍵一對應發(fā) 光二極管一，依次類推，發(fā)光二極管四對應按鍵四，實現輸出一個波形對應亮一個燈。 P0 口與 DAC0832的 DI0DI7 數據輸入端相連。 P2口用來控制 DAC0832的輸入寄存器選擇信號 CS、輸入寄存器寫選通信號 WR1 及 DAC 寄存器寫選通信號 WR2 和數據傳送信號 XFER。 各部分電路原理 （ A） DAC0832 芯片原理 ①管腳功能介紹（如圖 35 所示） 圖 35 DAC0832 管腳圖 (1) DI7～ DI0： 8位的數據輸入端， DI7為最高位。 15 (2) IOUT1：模擬電流輸出端 1，當 DAC寄存器中 數據 全為 1 時，輸出電流最大，當 DAC 寄存器中數據 全為 0 時，輸出電流為 0。 (3) IOUT2：模擬電流輸出端 2， IOUT2與 IOUT1的和為一個常數，即 IOUT1＋ IOUT2＝常數。 (4) RFB：反饋電阻引出端， DAC0832內部已經有反饋電阻，所以 RFB端可以直接接到外部運算放大器的輸出端，這樣相當于將一個反饋電阻接在運算放大器的輸出端和輸入端之間。 (5) VREF：參考電壓輸入端，此端可接一個正電壓，也可接一個負電壓，它決定 0 至 255的數字量轉化出來的模擬量電壓值的幅度， VREF范圍為(+10～ 10)V。 VREF端與 D/A 內部 T 形電阻網絡相連。 (6) Vcc：芯片供電電壓，范圍為 (+5~ 15)V。 (7) AGND：模擬量地，即模擬電路接地端。 (8) DGND：數字量地。 當 WR2和 XFER 同時有效時， 8 位 DAC 寄存器端為高電平“ 1”，此時DAC寄存器的輸出端 Q 跟隨輸入端 D 也就是輸入寄存器 Q 端的電平變化；反之，當端為低電平“ 0”時，第一級 8位輸入寄存器 Q端的狀態(tài)則鎖存到第二級 8位 DAC寄存器中，以便第三級 8 位 DAC 轉換器進行 D/A轉換。 一般情況下為了簡化接口電路，可以把 WR2和 XFER 直接接地，使第二級 8 位 DAC 寄存器的輸入端到輸出端直通，只有第一級 8 位輸入寄存器置成可選通、可鎖存的單緩沖輸入方式。 特殊情況下可采用雙緩沖輸入方式，即把兩個寄存器都分別接成受控方式 制作低頻信號發(fā)生器有許多方案：主要有單緩沖方式，雙緩沖方式和直通方式。 單緩沖方式具有適用于只有一路模擬信號輸出或幾路模擬信號非同步輸出的情形的優(yōu)點，但是電路線路連接比較簡單。而雙緩沖方式適用于在需要同時輸出幾路模擬信號的場合，每一路模擬量輸出需一片DAC0832 芯片，構成多個 DAC0832 同步輸出電路，程序簡單化，但是電 路線路連接比較復雜。根據以上分析，我們的課題選擇了單緩沖方式使用方便，程序簡單，易操作。 ②工作原理 16 DAC0832 主要由 8位輸入寄存器、 8 位 DAC 寄存器、 8位 D/A轉換器以及輸入控制電路四部分組成。 8 位輸入寄存器用于存放主機送來的數字量，使輸入數字量得到緩沖和鎖存，由加以控制； 8 位 DAC 寄存器用于存放待轉換的數字量，由加以控制； 8位 D/A轉換器輸出與數字量成正比的模擬電流；由與門、非與門組成的輸入控制電路來控制 2 個寄存器的選通或鎖存狀態(tài)。 DAC0832 與反相比例放大器相連，實現電流到電壓的轉換，因此輸出模擬信號的極性與參考電壓的極性相反，數字量與模擬量的轉換關系為 Vout1=Vref（數字碼 /256） 若 D/A 轉換器輸出為雙極性，如圖 36 所示。 圖 36 D/A 轉換器雙極性輸出電路 圖 37 中，運算放大器 A2的作用是把運算放大器 A1的單向輸出電壓轉換成雙向輸出電壓。其原理是將 A2的輸入端Σ通過電阻 R1與參考電壓VREF相連， VREF經 R1向 A2提供一個偏流 I1，其電流方向與 I2相反，因此運I o u t1I o u t2V f bD A C 0 8 3 2U1567B1098CR 2 = RR 1 = 2 RR 3 = 2 RRV o u t2V r e f = ( 數字碼 1 2 8 ) / 1 2 8+ 5 VV o u t 1I1I2 17 算放大器 A2的輸入電流為 I I2之代數和。則 D/A轉換器的總輸出電壓為： VOUT2= [(R3/R2) VOUT1+(R3/R1)] VREF 設 R1=R3=2R R2=R，則 VOUT2= (2VOUT1+VREF) DAC0832 主要是用于波形的數據的傳送，是本題目電路中的主要芯片。 ③ DAC0832 電路原理圖（如圖 37所示） 圖 37 DAC0832 電路原理圖 18 (B) LM324 工作原理 （管腳功能如圖 38 所示） 圖 38 LM324 管腳圖 LM324時四運放集成電路 ，它采用 14 腳雙烈直插塑料封袋，外形如圖 1 所示。他的內部包含四組形式完全相同的運算放大器，除電源共用外，四組運放相互獨立。每一組運算放大器可用圖中所示的符號來表示，它有 5個引出腳，其中“ +”、“ ”為兩個信號輸入端，“ V+”、“ V”為正、負電源端，“ OUT”為輸出端。兩個信號輸入端中，“ ”為反相輸入端，表示運放輸出端 OUT 的信號與該輸入端的為相反；“ +”為同相輸入端，表示運放輸出端 OUT的信號與輸入端的相位相同。 LM324的引腳排列見圖9。 由于 LM324 四運放電路具有電源電壓范圍 寬，靜態(tài)功耗小，可但電源使用，價格低廉等優(yōu)點，因此被廣泛應用在各種電路中。 在此項目中用了 LM324 的三組運放，分別置于第一級輸出，第一、二級之間，第二級輸出。 19 （ C)MC1403工作原理 （管腳功能如圖 39 所示） 圖 39 MC1403 管腳圖 MC1403 是低壓基準芯片。一般用作 8 到 12bit的 D/A 芯片的基準電壓等一些需要基本精準的基準電壓的場合。 輸出電壓： +/25Mv 輸入電壓范圍： 輸出電流： 10Ma 因為輸出是固定的，所以電路很簡單。就是 Vin接電源輸 入， GND接地， Vout加一個 1uf的電容就可以了。 Vout一般用于 8到 12bit的 D/A 芯片的基準電壓。 在此項目里 MC1403 起到了穩(wěn)壓的作用，它基準了 DAC0832的 8腳需要的 。使其 DAC0832能夠正常工作。