【正文】 IF clr=39。039。 THEN tmp:=00000000。 ELSIF clk39。event AND clk=39。139。 THEN clk 為上升沿 IF a=39。039。 THEN IF tmp=11111000 THEN tmp:=11111111。 a:=39。139。 ELSE tmp:=tmp+8。 END IF。 ELSE IF tmp=00000111 THEN tmp:=00000000。 a:=39。039。 ELSE tmp:=tmp8。 END IF。 END IF。 END IF。 q=tmp。 q 賦值 END PROCESS。 END sjqi。 9 階梯波信號發(fā)生 器的實現(xiàn) 該模塊產(chǎn)生的 是階梯 波形 。 其 VHDL 語言源程序代碼如下所示： LIBRARY IEEE。打開庫文件 USE 。 USE 。 ENTITY jietiboqi IS PORT (clk : IN STD_LOGIC。聲明 clk 是標(biāo)準(zhǔn)邏輯位類型的輸入端口 clr : IN STD_LOGIC。聲明 clr 是標(biāo)準(zhǔn)邏輯位類型的輸入端口 Q: BUFFER STD_LOGIC_VECTOR(7 DOWNTO 0))。 END jietiboqi。 ARCHITECTURE jietibo OF jietiboqi IS 結(jié)構(gòu)體說明 BEGIN PROCESS(clk,clr) VARIABLE tmp:STD_LOGIC_VECTOR(7 DOWNTO 0)。 變量定義 BEGIN IF clr=39。039。 THEN tmp:=00000000。變量賦值 ELSE IF clk39。event AND clk=39。139。 THEN clk 為上升沿 IF tmp=11111111 THEN tmp:=00000000。 ELSE tmp:=tmp+30。 END IF。 END IF。 END IF。 Q=tmp。 END PROCESS。 結(jié)束進(jìn)程 END jietibo。 10 四 選一數(shù)據(jù)選擇器的實現(xiàn) 該模塊的 VHDL 語言源程序代碼如下所示： LIBRARY IEEE。 打開庫文件 USE 。 ENTITY selector4_1 IS 實體說明 PORT( 端 口說明 sel:IN STD_LOGIC_VECTOR(1 DOWNTO 0)。 D0,D1,D2,D3:IN STD_LOGIC_VECTOR(7 DOWNTO 0)。 Q:OUT STD_LOGIC_VECTOR(7 DOWNTO 0))。 END selector4_1。 ARCHITECTURE one OF selector4_1 IS 結(jié)構(gòu)體說明 BEGIN PROCESS(sel, D0,D1,D2,D3) BEGIN CASE sel IS WHEN 00=Q=D0。 WHEN 01=Q=D1。 WHEN 10=Q=D2。 WHEN 11=Q=D3。 WHEN others =Q=null。 當(dāng) sel 的值不是選擇值時， Q 作未知處理 END CASE。 END PROCESS。 END one。 數(shù)模轉(zhuǎn)換器（ D/A） 11 圖 數(shù)模轉(zhuǎn)換器 DAC0832的連接電路圖 選擇一個 D/A 轉(zhuǎn)換器，將數(shù)據(jù)選擇器的輸出信號與 D/A轉(zhuǎn)換器的輸入端相連接， D/A 轉(zhuǎn)換器的可選擇范圍很寬，這里選擇常用的 DAC0832，其 DAC0832 的連接電路如上圖 所示。 信號發(fā)生器程序流程框圖 當(dāng)輸入端有時鐘信號輸入時，各個信號發(fā)生器 模塊獨(dú)立運(yùn)行，獨(dú)立存在，發(fā)出各種信號，這些信號作為數(shù)據(jù)選擇器的輸入信號，在數(shù)據(jù)選擇器的作用下，波形切換到相應(yīng)的模塊輸出，再通過數(shù)模轉(zhuǎn)換器（ D/A），將通過示波器顯示出相應(yīng)的波形圖，其程序流程圖如下圖 所示： 12 圖 信號 發(fā)生器程序流程框圖 系統(tǒng)仿真 通過 QuartusⅡ 軟件設(shè)計出各個模塊的原理圖及其相關(guān)仿真波形示意圖如下 ： 在 Quartus II 的軟件環(huán)境下，通過文本方式編寫 各個信號波形模塊的 VHDL 語言源程序，且進(jìn)行仿真。 接下來將 各個信號波形模塊產(chǎn)生相應(yīng)的元件符號，新建一個工程，加載上述模塊，利用原理圖輸入法生成整體多波形信號發(fā)生器。 正弦波發(fā)生器的原理圖及其仿真波形圖： 輸入信號 各個信號發(fā)生器模塊 開始 輸出信號 數(shù)模轉(zhuǎn)換器（ D/A） 四選一數(shù)據(jù)選擇器 復(fù)位 13 正弦波信號發(fā)生器的原理圖如下圖所示 ： 圖 正弦波信號發(fā)生器原理圖 正弦波信號發(fā)生器的 仿真波形圖 如下圖所示 ： 圖 正弦波信號發(fā)生器 仿真波形 圖 Clk 由 0 到 1 交替變更， clr 一直處于高電平狀態(tài)， Q端則由 00001000 到00010000 并依次加 00001000 方波發(fā)生器的原理圖及其仿真波形圖： 方 波信號發(fā)生器的原理圖 如下圖所示 ： 14 圖 方波信號發(fā)生器的原理圖 方 波信號發(fā)生器的 仿真波形圖 如下圖所示 ： 圖 方波信號發(fā)生器的仿真波形圖 Clk 由 0 到 1 交替變更， clr 一直處于高電平狀態(tài)， q端則由 00000000 到11111111 并依次交替下去 三角波發(fā)生器的原理圖及其仿真波形圖： 15 三角 波信號發(fā)生器的原理圖如下圖所示 ： 圖 三角 波信號發(fā)生器的原理圖 三角 波信號發(fā)生器的 仿真波形圖 如下圖所示 ： 圖 三角波信號發(fā)生器的仿真波形圖 Clk、 clr 均同時由 0到 1交替變更 Q 端則由 00000000 到 00000001 并依次加 00000001 進(jìn)行下去 階梯波發(fā)生器的原理圖及其仿真波形圖 階梯 波信號發(fā)生器的原理圖如下圖所示 ： 16 圖 階梯 波信號發(fā)生器的原理圖 階梯 波信號發(fā)生器的 仿真波形圖 如下圖 所示 ： 圖 階梯波信號發(fā)生器的仿真波形圖 Clk 由 0 到 1 交替變更， clr 一直處于高電平狀態(tài)， Q端從 00000000 開始則高四位依次由 0001 每次加 0010 進(jìn)行下去，第四位依次由 1110 每次減 0010 進(jìn)行下去。 4 選 1 數(shù)據(jù)選擇器的原理圖及其仿真波形圖 4 選 1 數(shù)據(jù)選擇 器的原理圖如下圖所示 ： 17 圖 4選 1數(shù)據(jù)選擇器的原理圖 4 選 1 數(shù)據(jù)選擇 器的 仿真波形圖 如下圖所示 ： 圖 4 選 1 數(shù)據(jù)選擇器的仿真圖 sel 由 00 每次加 01 交替變更，依次選擇 Q的輸出值。 信號發(fā) 生器 的原理圖及其仿真波形圖 整體信號發(fā)生器的原理圖如下圖所示： 18 圖 信號發(fā)生器原理圖 整體信號發(fā)生器的仿真波形圖如下圖所示： 圖 多功能信號發(fā)生器的仿真圖 clk 由 0 到 1 交替變更， clr 一直處于高電平狀態(tài)， Q端則由 56每次加 8依次進(jìn)行下去。 使用說明 從 Quartus II軟件環(huán)境中編寫各個相關(guān)信號模塊的 VHDL 語言源程序及生成相關(guān)模塊的元件符號名稱 ： 19 sinqi： 正弦波信號發(fā)生器模塊； fangboqi： 方波信號發(fā)生器模塊； sjqi1： 三 角波信號發(fā)生器模塊； jietiboqi： 階梯波信號發(fā)生器模塊； selector4_1: 四 選一數(shù)據(jù)選擇器輸出模塊； 多功能信號發(fā)生器輸出波形可以由 sel 中位的組合形式選擇，從而控制信號發(fā)生器波形的輸出，通過 sel 的不同值可以選取 正弦波信號發(fā)生器 模塊、方波信號發(fā)生器模塊、正弦波信號發(fā)生器模塊及 三 角波信號發(fā)生器模塊、 整體電路的綜合分析 在 Quartus II 軟件環(huán)境原理圖輸入方式 中 放置各個元件符號，放置輸入和輸出接口、組合各個信號模塊、連線、編譯、建立波形仿真圖、仿真 。 所有的操作都是在 Quartus II 軟件環(huán)境中進(jìn)行，輸入信號從各個信號發(fā)生器模塊輸入端輸入，通過數(shù)據(jù)選擇器輸出所選擇的的信號來切換輸出相應(yīng)波形的輸出，在通過數(shù)模轉(zhuǎn)換器（ D/A）將數(shù)字信號轉(zhuǎn)換為模擬信號，最后由示波器顯示相應(yīng)的波形。 總結(jié) 在本次課程設(shè)計中，我的設(shè)計 較好地完成了既定目標(biāo)，能夠產(chǎn)生正弦波、方波、三角波和階梯波波形，很成功的完成系統(tǒng)的功能實現(xiàn)。通過該課程設(shè)計使我全面熟悉、掌握了 VHDL 語言基本知識，掌握利用 VHDL 語言對信號發(fā)生器的編程和時序邏輯電路的編程，把編程和實際結(jié)合起來，熟悉編制和調(diào)試程序的技巧，掌握分析結(jié)果的若干有效辦法，進(jìn)一步提高動手能力，培養(yǎng)使用設(shè)計綜合電路的能力，養(yǎng)成提供文檔資料的習(xí)慣和規(guī)范編程的思想。 在設(shè)計的過程中，也遇到了很多問題，在同學(xué)和指導(dǎo)老師的幫助下，都一一得到了解決。從選題到定稿，從了解到熟悉，用了大概一個星期的時間，在這段時 間內(nèi)，苦惱、思考、喜悅、收獲，感受頗多。當(dāng)然此次設(shè)計也體現(xiàn)出我平時學(xué)習(xí)中有許多不足和欠缺之處，此后需通過學(xué)習(xí)來查漏補(bǔ)缺。 參考文獻(xiàn) [1] 江國強(qiáng) .EDA技術(shù)與應(yīng)用 (M） .電子工業(yè)出版社， （ 3）： 3639 20 [2] 趙建東 ,陳小樂 .基于 Inter 的智能家庭網(wǎng)絡(luò)控制器的實現(xiàn) [J].電子技術(shù)應(yīng)用 , 2020,34(12) ： 2325. [3] 李永東 ,岳繼光 ,李炳宇 .PIC單片機(jī)在樓宇對講系統(tǒng)中的應(yīng)用 [J].電 [4] 李強(qiáng)華，張根寶，段力． 基于單片機(jī)控制的樓宇對講系統(tǒng)的設(shè)計 [J].電氣 應(yīng)用， 2020，12（ 01）： 0406. [5] 江國強(qiáng) .EDA技術(shù)與應(yīng)用（第 3版） 2020,4(11):1022 [6] 吳慶元，盧益民 .智能小區(qū)系統(tǒng)通信協(xié)議的設(shè)計 [J].通信技術(shù)， 2020， 19（ 7）： 9899. 14 大學(xué)本科生畢業(yè)設(shè)計 （論文） 撰寫規(guī)范 本科生畢業(yè)設(shè)計（論文）是學(xué)生在畢業(yè)前提交的一份具有一定研究價值和實用價值的學(xué)術(shù)資料。它既是本科學(xué)生開始從事工程設(shè)計、科學(xué)實驗和科學(xué)研究的初步嘗試，也是學(xué)生在教師的指導(dǎo)下，對所進(jìn)行研究的適當(dāng)表述，還是學(xué)生畢業(yè)及學(xué)位資格認(rèn)定的重要依據(jù)。畢業(yè)論文 撰寫是本科生培養(yǎng)過程中的基本訓(xùn)練環(huán)節(jié)之一，應(yīng)符合國家及各專業(yè)部門制定的有關(guān)標(biāo)準(zhǔn)，符合漢語語法規(guī)范。指導(dǎo)教師應(yīng)加強(qiáng)指導(dǎo)，嚴(yán)格把關(guān)。 論文結(jié)構(gòu)及要求 論文包括題目、中文摘要、外文摘要、目錄、正文、參考文獻(xiàn)、致謝和附錄等幾部分。 題目 論文題目應(yīng)恰當(dāng)、準(zhǔn)確地反映論文的主要研究內(nèi)容。不應(yīng)超過 25字，原則上不得使用標(biāo)點(diǎn)符號，不設(shè)副標(biāo)題。 摘要與關(guān)鍵詞 摘要 本科生畢業(yè)設(shè)計（論文）的摘要均要求用中、英兩種文字給出，中文在前。 摘要應(yīng)扼要敘述論文的研究目的、研究方法、研究內(nèi) 容和主要結(jié)果或結(jié)論，文字要精煉，具有一定的獨(dú)立性和完整性，摘要一般應(yīng)在 300字左右。摘要中不宜使用公式、圖表，不標(biāo)注引用文獻(xiàn)編號，避免將摘要寫成目錄式的內(nèi)容介紹。 關(guān)鍵詞 關(guān)鍵詞是供檢索用的主題詞條，應(yīng)采用能覆蓋論文主要內(nèi)容的通用技術(shù)詞條（參照相應(yīng)的技術(shù)術(shù)語標(biāo)準(zhǔn)），一般列 3～ 5個，按詞條的外延層次從