【正文】 R)5 上，并已發(fā)展到了 4 個系列 15 個平臺；而 Altera 公司的 65nm產(chǎn)品涵蓋中低端 Cyclone(R)系列和高端產(chǎn) Stratix(R)系列。采用 65nm 工藝技術(shù)，使 FPGA 產(chǎn)品的性能再次獲得了飛躍，成本和功耗也大幅降低。例如，賽靈思公司就介紹說，他們 65nm工藝的 FPGA 與 90nm 產(chǎn)品相比，速度平均提高了 30%，容量增加了 65%，與此同時，動態(tài)功耗降低了35%，靜態(tài)功耗保持相同的低水平，而芯片使用面積減少了 45%。 Altera 采用 65nm工藝的 Cyclone(R)III 系列比前一代產(chǎn)品每邏輯單元成本降低 20%，含有 288 個數(shù)字信號處理 (DSP)乘法器，存儲器達(dá)到 4Mb，它使設(shè)計人員能夠更多地在成本敏感的應(yīng)用中使用 FPGA。針對這兩家 FPGA 企業(yè) 65nm產(chǎn)品的競爭力，業(yè)內(nèi)一家系統(tǒng)公司研發(fā)部門經(jīng)理評價說：“客觀地說 ，在 65nm 產(chǎn)品上，賽靈思和 Altera各有優(yōu)勢。賽靈思在高端產(chǎn)品市場上做得不錯，而 Altera 則在中低端產(chǎn)品市場上做得更好?！? 沈陽理工大學(xué)學(xué)士學(xué)位論文 2 FPGA 技術(shù)的發(fā)展 工藝技術(shù)推動的創(chuàng)新還在不斷延續(xù)。 2020 年 5 月， Altera 向業(yè)界發(fā)布了全球首款采用 40nm工藝的 FPGA和 ASIC，即 Stratix(R)Ⅳ FPGA系列和 HardCopy(R)Ⅳ FPGA 系列。 Altera 公司總裁、首席執(zhí)行官兼董事長 JohnDaane 表示， Altera將遵循既定計劃，于 2020 年第四季度提供 Stratix(R)Ⅳ器件系列第一個型 號的工程樣片， HardCopy(R)IVASIC（專用集成電路）也將于 2020 年第三季度開始接受客戶投片。 FPGA 產(chǎn)品已經(jīng)進(jìn)入 45nm 時代， 32nm 產(chǎn)品的研發(fā)也在緊鑼密鼓地進(jìn)行著。而每一代新工藝技術(shù)都像是 FPGA 業(yè)的重磅武器，讓 FPGA 在與 ASIC和 ASSP（客戶定制產(chǎn)品）的競爭中獲得更大的空間。 引入更多通用和定制 IP 向解決方案供應(yīng)商轉(zhuǎn)變近 5 年來， FPGA 的應(yīng)用已經(jīng)從過去通信基礎(chǔ)設(shè)備這一非常窄的領(lǐng)域迅速擴展到了今天非常廣泛的應(yīng)用領(lǐng)域。“我們看到，在許多新興和快速成長的市場上， FPGA 作為核心器件而被廣泛采 用。無線通信、工業(yè)、科學(xué)及測量、醫(yī)療設(shè)備、音視頻廣播、汽車、計算、存儲應(yīng)用和快速發(fā)展的消費品市場，都成為 FPGA 業(yè)務(wù)發(fā)展的重點領(lǐng)域?！卑哺焕茀R中國區(qū)市場總監(jiān)鐘僑海說。在這種情況下， FPGA 企業(yè)也開始了相應(yīng)的轉(zhuǎn)型，以適應(yīng)新的發(fā)展需求?！皩τ谖覀儊碚f，最大的挑戰(zhàn)是 FPGA 以后將成為用戶設(shè)計的一個核心和中心，我們需要深刻理解各種各樣的用戶需求?！辟愳`思首席技術(shù)官 IvoBolsens 說，“因此，我們的目標(biāo)是要成為一個系統(tǒng)級的公司，是業(yè)內(nèi)領(lǐng)先的解決方案供應(yīng)商，而不僅僅是一家芯片供應(yīng)商。”為了實現(xiàn)做系統(tǒng)廠商的目標(biāo)，在 幾年前， FPGA 廠商在產(chǎn)品中引入了通用 IP，例如多處理器、嵌入式總線及多種 I/O（輸入 /輸出）接口。之后，他們更聯(lián)合第三方合作伙伴推出適用于不同應(yīng)用領(lǐng)域的解決方案。電池供電應(yīng)用的迅猛增長刺激了全球市場對低功耗半導(dǎo)體的需求。今天，系統(tǒng)設(shè)計人員面對更加嚴(yán)格的系統(tǒng)總體功耗限制。與此同時，這類應(yīng)用所要求的功能、性能和復(fù)雜度也在增加，但卻不能以增加電池為代價。為此，原來在功耗指標(biāo)上并不占優(yōu)的 FPGA 產(chǎn)品開始采用各種新技術(shù)來降低和優(yōu)化功耗。 雖然基于 SRAM（靜態(tài)存儲器）的 FPGA 占據(jù)了市場的主流，但從去年開始，基于 Flash 的 FPGA 企業(yè) Actel 開始在市場上大力推廣他們的低功耗產(chǎn)品IGLOO，并取得了不小的增長。 Actel 總裁兼首席執(zhí)行官 JohnEast 明確表示，由于基于 Flash（閃存）的 FPGA 器件在啟動時不需要耗費功耗去配置數(shù)據(jù)，也不沈陽理工大學(xué)學(xué)士學(xué)位論文 3 需要外接配置器件，具有上電即行功能的 FPGA 能快速上電，并可從睡眠模式下快速恢復(fù)系統(tǒng)狀態(tài)，且不需要重新加載配置數(shù)據(jù)。而基于 SRAM 的 FPGA 產(chǎn)品上電啟動時會產(chǎn)生浪涌電流，并在系統(tǒng)初始化期間出現(xiàn)加載配置數(shù)據(jù)的功耗尖峰，這會導(dǎo)致額外的電能消耗。“而且今天繼續(xù)降低器件電源電壓的日子已不 復(fù)存在。不僅如此，由于基于 SRAM 技術(shù)的 FPGA 晶體管密度極高，每一次半導(dǎo)體工藝節(jié)點縮小，意味著靜態(tài)功耗增加。這是因為工藝節(jié)點縮小后，量子隧道效應(yīng)和亞閾區(qū)泄漏之類的問題變得更加嚴(yán)重?！?Actel 總裁兼首席執(zhí)行官 JohnEast說，“而基于 Flash 的非易失性 FPGA 不需要數(shù)百萬個耗電的 SRAM 去配置數(shù)據(jù)存儲單元，其靜態(tài)功耗較之于基于 SRAM 的解決方案要低很多，因而是低功耗應(yīng)用的理想器件?！? 業(yè)內(nèi)人士表示，由于基于 Flash的 FPGA確實在低功耗方面具有一定的優(yōu)勢，因此，在那些需要電池設(shè)備的產(chǎn)品中具有競爭力。 “我們目前在消費電子（包括智能手機、全球定位系統(tǒng) GPS、高端數(shù)碼相機、 PDA 產(chǎn)品）、工業(yè)應(yīng)用（包括掃描器、便攜式打印機、 RFID 射頻識別閱讀器、便攜式無線電設(shè)備、便攜式測試和測量儀器）、醫(yī)療儀器等三大應(yīng)用領(lǐng)域取得了快速進(jìn)展?！?Actel 的分銷商艾懋華南區(qū)技術(shù)部經(jīng)理馬俊平在介紹低功耗 IGLOO 應(yīng)用時說。 數(shù)據(jù)采集 系統(tǒng) 的 發(fā)展 數(shù)據(jù)采集系統(tǒng)起始于 20 世紀(jì) 50 年代， 1956 年美國首先研究了用在軍事上的測試系統(tǒng)，目標(biāo)是測試中不依靠相關(guān)文件，由非熟練人員進(jìn)行操作，并且測試任務(wù)是由測試設(shè)備高速自動完成的。由于該 種數(shù)據(jù)采集測試系統(tǒng)具有高速性和一定的靈活性，可以滿足眾多傳統(tǒng)方法不能完成的數(shù)據(jù)采集和測試任務(wù)，因而得到了初步的認(rèn)可。大約在 60 年代后期，國外就有成套的數(shù)據(jù)采集設(shè)備和系統(tǒng)進(jìn)入市場。此階段的數(shù)據(jù)采集設(shè)備和系統(tǒng)多屬于專用的系統(tǒng)。 20 世紀(jì) 70 年代中后期，隨著微型計算機的發(fā)展，誕生了采集器、儀表同計算機融為一體的數(shù)據(jù)采集系統(tǒng)。由于這種數(shù)據(jù)采集系統(tǒng)的性能優(yōu)良，超過了傳統(tǒng)的自動檢測儀表和專用數(shù)據(jù)采集系統(tǒng)，因此獲得了驚人的發(fā)展 。從 70 年代起，數(shù)據(jù)采集系統(tǒng)發(fā)展過程中逐漸分為兩類，一類是實驗室數(shù)據(jù)采集系統(tǒng)，另一類是工業(yè)現(xiàn)場數(shù) 據(jù)采集系統(tǒng)。就使用的總線而言，實驗室數(shù)據(jù)采集系統(tǒng)多采用并行總線，工業(yè)現(xiàn)場數(shù)據(jù)采集系統(tǒng)多采用串行數(shù)據(jù)總線。 20 世紀(jì) 80 年代隨著計算機的普遍應(yīng)用，數(shù)據(jù)采集系統(tǒng)得到了極大的發(fā)展，開始出現(xiàn)了通用的數(shù)據(jù)采集與自動測試系統(tǒng)。該階段的數(shù)據(jù)采集系統(tǒng)主要有兩沈陽理工大學(xué)學(xué)士學(xué)位論文 4 類，一類以儀器儀表和采集器、通用接口總線和計算機等構(gòu)成。例如：國際標(biāo)準(zhǔn)ICE625(GPIB)接口總線系統(tǒng)就是一個典型的代表。這類系統(tǒng)主要用于實驗室，在工業(yè)生產(chǎn)現(xiàn)場也有一定的應(yīng)用。第二類以數(shù)據(jù)采集卡、標(biāo)準(zhǔn)總線和計算機構(gòu)成，例如： STD 總線系統(tǒng)是這一類的典型代表。 這種幾口 系統(tǒng)采用積木式結(jié)構(gòu)，把相應(yīng)的接口卡裝在專用的機箱內(nèi)，然后有一臺計算機控制。第二類系統(tǒng)在工業(yè)現(xiàn)場應(yīng)用的較多。這兩種系統(tǒng)中，如果采集測試任務(wù)改變，只需將新的儀用電纜接入系統(tǒng)，或?qū)⑿驴ㄔ偬砑拥綄Ｓ玫臋C箱即可完成硬件平臺的重建，顯然，這種系統(tǒng)比專用系統(tǒng)靈活得多。 20世紀(jì) 80 年代后期，數(shù)據(jù)采集系統(tǒng)發(fā)生了極大地變化，工業(yè)計算機、單片機和大規(guī)模集成電路的組合，用軟件管理‘使系統(tǒng)的成本降低，體積減小，功能成倍增加，數(shù)據(jù)處理能力大大加強。 20 世紀(jì) 90 年代至今，在國際上技術(shù)先進(jìn)的國家，數(shù)據(jù)采集系統(tǒng)已經(jīng)在軍事、航空電子設(shè)備及宇 航技術(shù)、工業(yè)等領(lǐng)域廣泛應(yīng)用。由于集成電路技術(shù)的不斷提高，出現(xiàn)了高性能、高可靠性的單片數(shù)據(jù)采集系統(tǒng)（ DAS）。目前有的 DAS 產(chǎn)品精度已達(dá) 16 位，采集速度達(dá)到每秒幾十萬次以上。數(shù)據(jù)采集技術(shù)已經(jīng)成為一種專門的技術(shù)，在工業(yè)領(lǐng)域得到了廣泛的應(yīng)用。該階段數(shù)據(jù)采集系統(tǒng)采用更先進(jìn)的模塊式結(jié)構(gòu)，根據(jù)不同的應(yīng)用要求，通過簡單的增加和更改模塊，并結(jié)合系統(tǒng)編程，就可擴展或修改系統(tǒng)，迅速的組成一個新的系統(tǒng)。 該階段并行總線數(shù)據(jù)采集系統(tǒng)向高速、模塊化和即插即用方向發(fā)展，典型系統(tǒng)有 VXI 總線系統(tǒng)， PCI、 PXI 總線系統(tǒng)，數(shù)據(jù)已達(dá)到 32 位 總線寬度，采樣頻率可以達(dá)到 100MSps。由于采用了高密度，屏蔽性，針孔式的連接器和卡式模塊，可以充分保證其穩(wěn)定性及可靠性，但其昂貴的價格是阻礙它在自動化領(lǐng)域普及的一個重要因素。但是，并行總線系統(tǒng)在軍事等領(lǐng)域取得了成功的應(yīng)用。 串行總線數(shù)據(jù)采集系統(tǒng)向分布式系統(tǒng)結(jié)構(gòu)和智能化方向發(fā)展，可靠性不斷提高。數(shù)據(jù)采集系統(tǒng)物理層通信，由于采用 RS48雙絞線、電力載波、無線和光纖，所以其技術(shù)得到了不斷發(fā)展和完善。其在工業(yè)現(xiàn)場數(shù)據(jù)采集和控制等眾多領(lǐng)域得到了廣泛的應(yīng)用。由于目前局域網(wǎng)技術(shù)的發(fā)展，一個工廠管理層局域網(wǎng)，車間層 的局域網(wǎng)和底層的設(shè)備網(wǎng)已經(jīng)可以有效地連接在一起，可以有效地把多臺數(shù)據(jù)采集設(shè)備聯(lián)在一起，以實現(xiàn)生產(chǎn)環(huán)節(jié)的在線有效地實時數(shù)據(jù)采集監(jiān)控。 沈陽理工大學(xué)學(xué)士學(xué)位論文 5 Verilog HDL 語言 硬件描述語言 HDL 是一種用形式化方法描述數(shù)字電路和系統(tǒng)的語言。利用這種語言，電路系統(tǒng)的設(shè)計可以從上層到下層 (從抽象到具體 )逐層描述自己的設(shè)計思想，用一系列分層次的模塊來表示極其復(fù)雜的數(shù)字系統(tǒng)。然后，利用電子設(shè)計自動化 (EDA)工具，逐層進(jìn)行仿真驗證，把其中需要變?yōu)閷嶋H電路的模塊組合，經(jīng)過自動綜合工具轉(zhuǎn)換到門級電路網(wǎng)表，再用專用集成電路 ASIC 或現(xiàn)場可編程門陣列 FPGA 自動布局布線工具，把網(wǎng)表轉(zhuǎn)換為要實現(xiàn)的具體電路結(jié)構(gòu)。 Verilog HDL 是一種硬件描述語言，用于從算法級、門級到開關(guān)級的多種抽象設(shè)計層次的數(shù)字系統(tǒng)建模。被建模的數(shù)字系統(tǒng)對象的復(fù)雜性可以介于簡單的門和完整的電子數(shù)字系統(tǒng)之間 .數(shù)字系統(tǒng)能夠按層次描述，并可在相同描述中顯式地進(jìn)行時序建模。 Verilog HDL語言具有下述描述能力 ： 設(shè)計的行為特性、設(shè)計的數(shù)據(jù)流特性、設(shè)計的結(jié)構(gòu)組成以及包含響應(yīng)監(jiān)控和設(shè)計驗證方面的時延和波形產(chǎn)生機制。所有這些都使用同一種建模語言。此外， Verilog HDL 語言提供了編程語言接口 (PLI)，通過該接口可以在模擬、驗證期間從設(shè)計外部訪問設(shè)計包括模擬的具體控制和運行。 Verilog HDL 語言不僅定義了語法，而且對每個語法結(jié)構(gòu)都定義了清晰的模擬、仿真語 句 。因此，用這種語言編寫的模型能夠使用 Verilog 仿真器進(jìn)行驗證。語言從 C 編程語言中繼承了多種操作符和結(jié)構(gòu)。 Verilog HDL 提供了擴展的建模能力，其中許多擴展最初很難理解。但是， Verilog HDL 語言的核心子集非常易于學(xué)習(xí)和使用，這對大多數(shù)建模應(yīng)用來說己經(jīng)足夠。當(dāng)然，完整的硬件描述語言足以對從 最復(fù)雜的芯片到完整的電子系統(tǒng)進(jìn)行描述。 Verilog HDL 的產(chǎn)生 Verilog HDL語言最初是于 1983年由 Gateway Design Autotnatian公司為其模擬器產(chǎn)品開發(fā)的硬件建模語言。那時它只是一種專用語言。由于他們的模擬、仿真器產(chǎn)品的廣泛使用， Verilog HDL 作為一種便于使用且實用的語言逐漸為眾多設(shè)計者所接受 。 1989 年， Cadence 公司收購了 GDA 公司， Verilog HDL 語言成為Cadence 公司的私有財產(chǎn)。 1990 年，為了促進(jìn) Verilvg HDL 語言的發(fā)展， Cadence公司決定公開 Verilog HDL 語言，于是成立了 Open Verilog International(OVI)組織， 1992 年， OVI 決定推廣 Verilog OVI 標(biāo)準(zhǔn)成為 IEEE 標(biāo)準(zhǔn)。這一努力最后獲得成功， Verilog 語言于 1995 年成為 IEEE 標(biāo)準(zhǔn)。在這個標(biāo)準(zhǔn)中，加入了 Verilog 沈陽理工大學(xué)學(xué)士學(xué)位論文 6 HDLA 標(biāo)準(zhǔn)，使 Verilog 有了模擬設(shè)計描述的能力。完整的標(biāo)準(zhǔn)在 Verilog 硬件描述語言參考手冊中有詳細(xì)描述。 Verilog HDL 的主要功能 下面列出的是 Verilog 硬件描述語言的主要功能 : ?基本邏輯門，例如 and, or 和 nand 等都內(nèi)置在語言中。 ?用戶定義原語 (UDP)創(chuàng)建的靈活性。用戶定義的原語既可以是組合邏輯原語，也可以是時序邏輯原語。 ?開關(guān)級基本結(jié)構(gòu)模型，例如 pmos 和 nmos 等也被內(nèi)置在語言中。 ?提供顯式語言結(jié)構(gòu)指定設(shè)計中的端口到端口的時延及路徑時延和設(shè)計的時序檢查。 ?可采用三種不同方式或混合方式對設(shè)計建模 。 這些方式包括 ： 行為描述方式 — 使用過程化結(jié)構(gòu)建模 ； 數(shù)據(jù)流方式一使用連續(xù)賦值語句方式建模、結(jié)構(gòu)化方式 — 使用門和模塊實例語句描述建模。 ?Verilog HDL中有兩類數(shù)據(jù)類 型 ： 線網(wǎng)數(shù)據(jù)類型和寄存器數(shù)據(jù)類型。線網(wǎng)類型表示構(gòu)件間的物理連線，而寄存器類型表示抽象的數(shù)據(jù)存儲元件。 ?能夠描述層次設(shè)計，可使用模塊實例結(jié)構(gòu)描述任何層次。 ?設(shè)計的規(guī)?？梢允侨我獾?： 語言不對設(shè)計的規(guī)模 (大小 )施加任何限制。 ? Verilog HDL不再是某些公司的專有語言而是 iEEE 標(biāo)準(zhǔn)。 ?人和機器都可閱讀 Verilog 語言，因此它可作為 EDA 的工具和設(shè)計者之間的交互語言。 ? Verilog HDL語言的描述能力能夠通過使用編程語言接口 (PLI)機制進(jìn)一步擴展。 PLI 是允許外部函數(shù)訪問 Verilog 模 塊內(nèi)信息、允許設(shè)計者與模擬器