【正文】 有著廣泛的應(yīng)用。AT89C52有40個(gè)引腳，32個(gè)外部雙向輸入/輸出(I/O)端口，同時(shí)內(nèi)含2個(gè)外中斷口，3個(gè)16位可編程定時(shí)計(jì)數(shù)器,2個(gè)全雙工串行通信口，2 個(gè)讀寫口線，AT89C52可以按照常規(guī)方法進(jìn)行編程，也可以在線編程。其將通用的微處理器和Flash存儲(chǔ)器結(jié)合在一起，特別是可反復(fù)擦寫的 Flash存儲(chǔ)器可有效地降低開發(fā)成本。AT89C52有PDIP、PQFP/TQFP及PLCC等三種封裝形式，以適應(yīng)不同產(chǎn)品的需求。：圖 (2).工作原理AT89C52為8 位通用微處理器，采用工業(yè)標(biāo)準(zhǔn)的C51內(nèi)核，在內(nèi)部功能及管腳排布上與通用的8xc52 相同，其主要用于會(huì)聚調(diào)整時(shí)的功能控制。功能包括對(duì)會(huì)聚主IC 內(nèi)部寄存器、數(shù)據(jù)RAM及外部接口等功能部件的初始化，會(huì)聚調(diào)整控制，會(huì)聚測試圖控制，紅外遙控信號(hào)IR的接收解碼及與主板CPU通信等。主要管腳有：XTAL1（19 腳）和XTAL2（18 腳）為振蕩器輸入輸出端口，外接12MHz 晶振。RST/Vpd（9 腳）為復(fù)位輸入端口，外接電阻電容組成的復(fù)位電路。VCC（40 腳）和VSS（20 腳）為供電端口，分別接+5V電源的正負(fù)端。P0~P3 為可編程通用I/O 腳，其功能用途由軟件定義，在本設(shè)計(jì)中，P0 端口（32~39 腳）被定義為N1 功能控制端口，分別與N1的相應(yīng)功能管腳相連接，13 腳定義為IR輸入端，10 腳和11腳定義為I2C總線控制端口，分別連接N1的SDAS（18腳）和SCLS（19腳）端口，12 腳、27 腳及28 腳定義為握手信號(hào)功能端口，連接主板CPU 的相應(yīng)功能端，用于當(dāng)前制式的檢測及會(huì)聚調(diào)整狀態(tài)進(jìn)入的控制功能。P0 口:P0 口是一組8 位漏極開路型雙向I/O 口， 也即地址/數(shù)據(jù)總線復(fù)用口。作為輸出口用時(shí)，每位能吸收電流的方式驅(qū)動(dòng)8 個(gè)TTL邏輯門電路，對(duì)端口P0 寫“1”時(shí)，可作為高阻抗輸入端用。在訪問外部數(shù)據(jù)存儲(chǔ)器或程序存儲(chǔ)器時(shí)，這組口線分時(shí)轉(zhuǎn)換地址（低8 位）和數(shù)據(jù)總線復(fù)用，在訪問期間激活內(nèi)部上拉電阻。在Flash編程時(shí)，P0 口接收指令字節(jié)，而在程序校驗(yàn)時(shí)，輸出指令字節(jié)，校驗(yàn)時(shí)，要求外接上拉電阻。P1 口:P1 是一個(gè)帶內(nèi)部上拉電阻的8 位雙向I/O 口， P1 的輸出緩沖級(jí)可驅(qū)動(dòng)（吸收或輸出電流）4 個(gè)TTL 邏輯門電路。對(duì)端口寫“1”，通過內(nèi)部的上拉電阻把端口拉到高電平，此時(shí)可作輸入口。作輸入口使用時(shí)，因?yàn)閮?nèi)部存在上拉電阻，某個(gè)引腳被外部信號(hào)拉低時(shí)會(huì)輸出一個(gè)電流(IIL)。與AT89C51 不同之處是， 還可分別作為定時(shí)/計(jì)數(shù)器2 的外部計(jì)數(shù)輸入（）和輸入（），F(xiàn)lash 編程和程序校驗(yàn)期間，P1 接收低8 位地址。P2 口:P2 是一個(gè)帶有內(nèi)部上拉電阻的8 位雙向I/O 口，P2 的輸出緩沖級(jí)可驅(qū)動(dòng)（吸收或輸出電流）4 個(gè)TTL 邏輯門電路。對(duì)端口P2 寫“1”，通過內(nèi)部的上拉電阻把端口拉到高電平，此時(shí)可作輸入口，作輸入口使用時(shí)，因?yàn)閮?nèi)部存在上拉電阻，某個(gè)引腳被外部信號(hào)拉低時(shí)會(huì)輸出一個(gè)電流(IIL)。在訪問外部程序存儲(chǔ)器或16 位地?cái)?shù)據(jù)存儲(chǔ)器（例如執(zhí)行MOVX @DPTR 指令）時(shí)，P2 口送出高8 位地址數(shù)據(jù)。在訪問8 位地址的外部數(shù)據(jù)存儲(chǔ)器（如執(zhí)行MOVX@RI 指令）時(shí)，P2 口輸出P2鎖存器的內(nèi)容。Flash編程或校驗(yàn)時(shí)，P2亦接收高位地址和一些控制信號(hào)。P3 口:P3 口是一組帶有內(nèi)部上拉電阻的8 位雙向I/O 口。P3 口輸出緩沖級(jí)可驅(qū)動(dòng)（吸收或輸出電流）4 個(gè)TTL 邏輯門電路。對(duì)P3 口寫入“1”時(shí)，它們被內(nèi)部上拉電阻拉高并可作為輸入端口。此時(shí)，被外部拉低的P3 口將用上拉電阻輸出電流（IIL）。P3 口除了作為一般的I/O 口線外，更重要的用途是它的第二功能P3 口還接收一些用于Flash閃速存儲(chǔ)器編程和程序校驗(yàn)的控制信號(hào)。RST:復(fù)位輸入。當(dāng)振蕩器工作時(shí)，RST引腳出現(xiàn)兩個(gè)機(jī)器周期以上高電平將使單片機(jī)復(fù)位。ALE/PROG:當(dāng)訪問外部程序存儲(chǔ)器或數(shù)據(jù)存儲(chǔ)器時(shí)，ALE（地址鎖存允許）輸出脈沖用于鎖存地址的低8 位字節(jié)。一般情況下，ALE 仍以時(shí)鐘振蕩頻率的1/6 輸出固定的脈沖信號(hào)，因此它可對(duì)外輸出時(shí)鐘或用于定時(shí)目的。要注意的是：每當(dāng)訪問外部數(shù)據(jù)存儲(chǔ)器時(shí)將跳過一個(gè)ALE 脈沖。對(duì)Flash存儲(chǔ)器編程期間，該引腳還用于輸入編程脈沖（PROG）。如有必要，可通過對(duì)特殊功能寄存器（SFR）區(qū)中的8EH 單元的D0 位置位，可禁止ALE 操作。該位置位后，只有一條MOVX 和MOVC指令才能將ALE 激活。此外，該引腳會(huì)被微弱拉高，單片機(jī)執(zhí)行外部程序時(shí)，應(yīng)設(shè)置ALE 禁止位無效。PSEN:程序儲(chǔ)存允許（PSEN）輸出是外部程序存儲(chǔ)器的讀選通信號(hào)，當(dāng)AT89C52 由外部程序存儲(chǔ)器取指令（或數(shù)據(jù)）時(shí)，每個(gè)機(jī)器周期兩次PSEN 有效，即輸出兩個(gè)脈沖。在此期間，當(dāng)訪問外部數(shù)據(jù)存儲(chǔ)器，將跳過兩次PSEN信號(hào)。EA/VPP:外部訪問允許。欲使CPU 僅訪問外部程序存儲(chǔ)器（地址為0000H—FFFFH），EA 端必須保持低電平（接地）。需注意的是：如果加密位LB1 被編程，復(fù)位時(shí)內(nèi)部會(huì)鎖存EA端狀態(tài)。如EA端為高電平（接Vcc端），CPU 則執(zhí)行內(nèi)部程序存儲(chǔ)器中的指令。Flash存儲(chǔ)器編程時(shí)，該引腳加上+12V 的編程允許電源Vpp，當(dāng)然這必須是該器件是使用12V編程電壓Vpp。XTAL1:振蕩器反相放大器及內(nèi)部時(shí)鐘發(fā)生器的輸入端。XTAL2:振蕩器反相放大器的輸出端。利用芯片內(nèi)部的振蕩電路，在XTALXTAL2的引腳上外接定時(shí)元件，內(nèi)部振蕩器便能產(chǎn)生自激振蕩。定時(shí)元件可以采用石英晶體和電容組成的并聯(lián)諧振電路。～12MHZ之間任選，甚至可以達(dá)到24MHz，但是頻率越高功耗也就越大。和晶振并聯(lián)的電容CC2的大小對(duì)振蕩頻率有微小影響，可以起到頻率微調(diào)作用。： 74HC245芯片電路中用74HC245芯片充當(dāng)總線收發(fā)器，作用是放大信號(hào)，它具有典型的CMOS型三態(tài)緩沖門電路。由于單片機(jī)或CPU的數(shù)據(jù)/地址/控制總線端口都有一定的負(fù)載能力，如果負(fù)載超過其負(fù)載能力，一般應(yīng)加驅(qū)動(dòng)器。引腳定義：1引腳DIR：未輸入輸出端口轉(zhuǎn)換用，當(dāng)它為高電平“1”時(shí)，信號(hào)由“A”端口輸入“B”端口輸出；當(dāng)它為低電平“0”時(shí)，信號(hào)由“B”端口輸入“A”端口輸出。29引腳： “A”端口輸入輸出端，每個(gè)端口與“B”端口對(duì)應(yīng)。1118引腳：“B”端口輸入輸出端，每個(gè)端口與“A”端口對(duì)應(yīng)。10引腳：GUD，電源地。20引腳：VCC，電源正極。