【正文】 射頻率上升到了S波段，使多普勒頻移范圍達(dá)到177。75kHz，而接收機(jī)帶寬則已減小到3Hz。這樣一來常規(guī)技術(shù)的代價(jià)就將是47dB左右。這是無法接受的，也就是要使用窄帶的鎖相跟蹤接收機(jī)的原因所在。窄帶濾波器能抑制噪聲，但是如果濾波器被固定，則信號(hào)將幾乎總是落在通帶之外。一個(gè)可用的窄帶濾波器必須有跟蹤信號(hào)的能力。鎖相環(huán)路既提供了窄帶，又提供了所需的跟蹤能力。而且，非常窄的帶寬也能方便地獲得（對(duì)于空間應(yīng)用典型的是３到1000Hz）。如果需要的話，還能容易地改變帶寬。對(duì)于多普勒信號(hào)，用于確定飛船速度的信息是多普勒頻移。鎖相接收機(jī)很適合用于多普勒恢復(fù)，因?yàn)楫?dāng)鎖相環(huán)路鎖定時(shí)不存在頻率誤差。其它應(yīng)用以下的應(yīng)用闡述了目前鎖相技術(shù)的一些應(yīng)用，這些應(yīng)用將在本書其他章節(jié)進(jìn)一步討論。1. 跟蹤運(yùn)動(dòng)飛船的一種方法涉及到將相干信號(hào)發(fā)射到飛船上，將信號(hào)頻率偏移并轉(zhuǎn)發(fā)回地面。飛船上的相干應(yīng)答器必須如此工作以使輸入和輸出頻率嚴(yán)格地成m/n的比例關(guān)系，此處m和n都是整數(shù)。鎖相技術(shù)經(jīng)常被用來建立相干性。2. 鎖相環(huán)可用作頻率解調(diào)器，鎖相環(huán)在其中比傳統(tǒng)的鑒頻器具有更優(yōu)越的性能。3. 帶有噪聲的振蕩器可被包圍在環(huán)路內(nèi)，并使之鎖定在一個(gè)純凈的信號(hào)上。如果環(huán)路具有大的帶寬，振蕩器檢測(cè)出自已的噪聲，其輸出被大大凈化。4. 用鎖相環(huán)路可構(gòu)成頻率倍乘器和分頻器。5. 數(shù)字傳輸?shù)耐酵ǔ?yīng)用鎖相技術(shù)實(shí)現(xiàn)。6. 頻率合成器可方便地用鎖相環(huán)路構(gòu)成。Unit 2 集成電路Unit 21第一部分：集成電路數(shù)字邏輯和電子電路由稱為晶體管的電子開關(guān)得到它們的（各種）功能。粗略地說，晶體管好似一種電子控制閥，由此加在閥一端的能量可以使能量在另外兩個(gè)連接端之間流動(dòng)。通過多個(gè)晶體管的組合就可以構(gòu)成數(shù)字邏輯模塊，如與門和觸發(fā)電路等。而晶體管是由半導(dǎo)體構(gòu)成的。查閱大學(xué)化學(xué)書中的元素周期表，你會(huì)查到半導(dǎo)體是介于金屬與非金屬之間的一類元素。它們之所以被叫做半導(dǎo)體是由于它們表現(xiàn)出來的性質(zhì)類似于金屬和非金屬?？墒拱雽?dǎo)體像金屬那樣導(dǎo)電，或者像非金屬那樣絕緣。通過半導(dǎo)體和少量其它元素的混合可以精確地控制這些不同的電特性，這種混合技術(shù)稱之為“半導(dǎo)體摻雜”。半導(dǎo)體通過摻雜可以包含更多的電子（N型）或更少的電子（P型）。常用的半導(dǎo)體是硅和鍺，N型硅半導(dǎo)體摻入磷元素，而P型硅半導(dǎo)體摻入硼元素。不同摻雜的半導(dǎo)體層形成的三明治狀?yuàn)A層結(jié)構(gòu)可以構(gòu)成一個(gè)晶體管，最常見的兩類晶體管是雙極型晶體管（BJT）和場(chǎng)效應(yīng)晶體管（FET）。圖中給出了這些晶體管的硅結(jié)構(gòu)，以及它們用于電路圖中的符號(hào)。BJT是NPN晶體管，因?yàn)橛蒒—P—N摻雜硅三層構(gòu)成。當(dāng)小電流注入基極時(shí)，可使較大的電流從集電極流向發(fā)射極。圖示的FET是N溝道的場(chǎng)效應(yīng)型晶體管，它由兩塊被P型基底分離的N型組成。將電壓加在絕緣的柵極上時(shí)，可使電流由漏極流向源極。它被叫做N溝道是因?yàn)闁艠O電壓誘導(dǎo)基底上的N通道，使電流能在兩個(gè)N區(qū)域之間流動(dòng)。，由N型和P型硅連接而成的結(jié)組成。二極管的作用就像一個(gè)單向閥門，由于電流只能從P流向N?？梢詷?gòu)建一些特殊二極管，在加電壓時(shí)可以發(fā)光，這些器件非常合適地被叫做發(fā)光二極管或LED。這種小燈泡數(shù)以百萬計(jì)地被制造出來，有各種各樣的應(yīng)用，從電話機(jī)到交通燈。半導(dǎo)體材料上制作晶體管或二極管所形成的小芯片用塑料封裝以防損傷和被外界污染。在這封裝里一些短線連接半導(dǎo)體夾層和從封裝內(nèi)伸出的插腳以便與（使用該晶體管的）電路其余部分連接。一旦你有了一些分立的晶體管，直接用電線將這些器件連線在一起就可以構(gòu)建數(shù)字邏輯（電路）。電路會(huì)工作，但任何實(shí)質(zhì)性的數(shù)字邏輯（電路）都將十分龐大，因?yàn)橐诟鞣N邏輯門中每實(shí)現(xiàn)一種都需要多個(gè)晶體管。1947年，John Bardeen、Walter Brattain和and William Shockley發(fā)明晶體管的時(shí)候。將多個(gè)晶體管組裝在一個(gè)電路上的唯一方法就是購買多個(gè)分離的晶體管，將它們連在一起。1959年，Jack Kilby 和 Robert Noyce各自獨(dú)立地發(fā)明了一種將多個(gè)晶體管做在同一片半導(dǎo)體材料上的方法。這個(gè)發(fā)明就是集成電路，或IC，是我們現(xiàn)代電腦化世界的基礎(chǔ)。集成電路之所以被這樣命名，是因?yàn)樗鼘⒍鄠€(gè)晶體管和二極管集成到同一塊小的半導(dǎo)體芯片上。IC包含按照形成電路所要求的拓?fù)浣Y(jié)構(gòu)連在一起的許多小元件，而無需再將分立元件的導(dǎo)線焊接起來。去除了塑料或陶瓷封裝后，一個(gè)典型的集成電路就是每一邊2mm至15mm的方形或矩形硅片。根據(jù)制造集成電路的技術(shù)水平的不同，在這種小片上可能有幾十個(gè)到幾百萬個(gè)晶體管，電子器件這種令人驚異的密度表明那些晶體管以及連接它們線是極其微小的。集成電路的尺寸是以微米為單位測(cè)量的，1微米是1米的百萬分之一。作為參照，一根人的頭發(fā)其直徑大約為100微米。一些現(xiàn)代集成電路包含的元件和連線。每年研究人員和工程師都在尋找新的方法來不斷減小這些元件的大小，以便在同樣面積的硅片上集成更多的晶體管。在集成電路的設(shè)計(jì)和制造過程中，常用兩種主要晶體管技術(shù)是：雙極和金屬氧化物半導(dǎo)體（MOS）。雙極工藝生產(chǎn)出來的是BJT（雙極型晶體管），而MOS工藝生產(chǎn)出來的是FET（場(chǎng)效應(yīng)晶體管）。在20世紀(jì)80年代以前更常用的集成電路是雙極邏輯，但是此后MOS技術(shù)在數(shù)字邏輯集成電路中占據(jù)了大多數(shù)。N溝道FET是采用NMOS工藝生產(chǎn)的，而P溝道FET是采用PMOS工藝生產(chǎn)的。到了20世紀(jì)80年代，互補(bǔ)MOS即CMOS成為占主導(dǎo)地位的加工技術(shù)，并且延續(xù)至今。CMOS集成電路包含了NMOS和PMOS兩種晶體管。Unit 22第二部分：專用集成電路（ASIC）專用集成電路（ASIC）是為了特殊應(yīng)用而定制的集成電路，而不是通用的。比如，一片僅被設(shè)計(jì)用于運(yùn)行蜂窩式電話的芯片是專用集成電路（ASIC）。相比之下，7400與4000系列集成電路是可以用導(dǎo)線連接的邏輯構(gòu)建模塊，適用于各種不同的應(yīng)用。隨著逐年來特征尺寸的縮小和設(shè)計(jì)工具的改進(jìn)，ASIC中的最大復(fù)雜度從5000個(gè)門電路增長到了1億個(gè)門電路，因而功能也有極大的提高?，F(xiàn)代ASIC常包含32位處理器，包括ROM、RAM、EEPROM、Flash等存儲(chǔ)器，以及其它大規(guī)模組件。這樣的ASIC經(jīng)常被稱為SoC（片上系統(tǒng)）。數(shù)字ASIC的設(shè)計(jì)者們使用硬件描述語言（HDL），比如Verilog或VHDL語言來描述ASIC的功能。現(xiàn)場(chǎng)可編程門陣列（FPGA）是7400系列和面包板的現(xiàn)代版，它包括可編程邏輯塊和可編程的模塊之間的相互連接，使得相同的FPGA能夠用于許多不同的場(chǎng)合。對(duì)于較小規(guī)模的設(shè)計(jì)或（與）小批量生產(chǎn)，F(xiàn)PGA可能比ASIC設(shè)計(jì)有更高的成本效率。不能循壞的工程費(fèi)用（建立工廠生產(chǎn)特定ASIC的成本）可能會(huì)達(dá)到數(shù)十萬美元。專用集成電路這一通用名詞也包括FPGA，但是大多數(shù)設(shè)計(jì)者僅將ASIC用于非現(xiàn)場(chǎng)可編程的器件，將ASIC和FPGA兩者區(qū)別開來。歷史最初的ASIC使用門陣列技術(shù)。Ferranti在1980年左右制作了也許是第一片門陣列，ULA（自由邏輯陣列）。通過改變金屬互相連接掩模產(chǎn)生了定制。ULA有多至幾千個(gè)門電路的復(fù)雜度。之后的版本變得更通用，有適應(yīng)用戶的包含金屬和多層硅的不同基底，有些基底包括RAM單元。標(biāo)準(zhǔn)單元設(shè)計(jì)在20世紀(jì)80年代中期，一個(gè)設(shè)計(jì)者要選擇一家ASIC制造商，并用制造商提供的設(shè)計(jì)工具完成他們的設(shè)計(jì)工作。盡管有第三方設(shè)計(jì)工具，但第三方設(shè)計(jì)工具和不同的ASIC制造商的布線以及實(shí)際半導(dǎo)體工藝過程的性能之間卻缺乏有效的聯(lián)系。大多數(shù)的設(shè)計(jì)者最終使用工廠特制的工具來完成他們的設(shè)計(jì)。解決這個(gè)問題的一個(gè)方法是實(shí)現(xiàn)標(biāo)準(zhǔn)元件，這一問題也帶來了更高密度的器件。每個(gè)ASIC制造商都可創(chuàng)造他們自己的具有已知電性能的功能塊，如傳播延遲器、電容、電感，這些都可以用第三方工具來表示（實(shí)現(xiàn)）。標(biāo)準(zhǔn)單元設(shè)計(jì)就是利用這些功能塊來實(shí)現(xiàn)很高的門密度以及良好的電性能。標(biāo)準(zhǔn)單元設(shè)計(jì)使門陣列和全定制設(shè)計(jì)之間在一次性投入的工程費(fèi)用和循環(huán)元件成本方面相互適應(yīng)。直到80年代后期，邏輯綜合工具，比如設(shè)計(jì)編譯器，開始向廣大設(shè)計(jì)者提供。這些工具能夠?qū)DL描述語言編譯成門級(jí)的網(wǎng)表。這就使得稱作標(biāo)準(zhǔn)單元設(shè)計(jì)的設(shè)計(jì)方法成為可能。標(biāo)準(zhǔn)單元集成電路的設(shè)計(jì)過程在概念上需經(jīng)過以下幾個(gè)過程，但事實(shí)上在實(shí)際生產(chǎn)中這些工序都有較大的重疊。以工業(yè)界普通的熟練水平實(shí)現(xiàn)的這些步驟幾乎總是產(chǎn)生能正確實(shí)現(xiàn)原設(shè)計(jì)的最終器件，除非后來在物理制造過程中引入了缺陷。設(shè)計(jì)工程師團(tuán)隊(duì)開始工作于對(duì)新的ASIC所要求功能的非正式理解，這通常來自于需求分析。－ 設(shè)計(jì)團(tuán)隊(duì)構(gòu)建對(duì)ASIC芯片的描述并使用HDL語言實(shí)現(xiàn)這些目標(biāo)。這一過程可類比于用高級(jí)語言編寫計(jì)算機(jī)程序。這一過程常被稱為RTL（寄存器傳送級(jí)）設(shè)計(jì)。－　仿真驗(yàn)證目標(biāo)的合適性。利用例如Virtutech’s Simics工具，用軟件構(gòu)建的虛擬系統(tǒng)能以高達(dá)每秒數(shù)十億條模擬指令的速度來模擬ASIC的功能。－　邏輯綜合工具，比如設(shè)計(jì)編譯器，將RTL設(shè)計(jì)轉(zhuǎn)換成稱為標(biāo)準(zhǔn)單元的較低層結(jié)構(gòu)的集合。這些構(gòu)成的元素是從一個(gè)標(biāo)準(zhǔn)單元庫中得到的，這個(gè)庫由事先規(guī)定好的門電路集合構(gòu)成，例如2輸入或非門，2輸入與非門，非門等等。有計(jì)劃的ASIC制造商有其特定的標(biāo)準(zhǔn)單元。所產(chǎn)生的所有標(biāo)準(zhǔn)單元，加上連接他們所需要的導(dǎo)線稱為門級(jí)網(wǎng)表。－ 接著，門級(jí)網(wǎng)表由布局工具進(jìn)行處理，將標(biāo)準(zhǔn)單元布局在代表最終ASIC的區(qū)域。努力尋找一種標(biāo)準(zhǔn)單元的布局服從各種規(guī)定的約束。有時(shí)，先進(jìn)的技術(shù)比如模擬退火被用來優(yōu)化布局。－　路由工具獲取標(biāo)準(zhǔn)單元的物理布局，并利用網(wǎng)表來創(chuàng)建它們之間的電連接。由于搜索空間很大，該過程將產(chǎn)生滿足充分條件的解，而不是全局最優(yōu)解。這個(gè)過程的輸出是一套光掩模使半導(dǎo)體制造產(chǎn)生實(shí)物的IC。－　接下來是對(duì)最終延時(shí)、寄生電阻和電容以及能量消耗的周全的評(píng)估。對(duì)于數(shù)字電路，這將被進(jìn)一步對(duì)應(yīng)為延遲信息，這些評(píng)估將用于最后一輪的測(cè)試。這一測(cè)試表明器件將在所有極端的過程、電壓、溫度下正常工作。當(dāng)這項(xiàng)測(cè)試完成時(shí)，光掩模信息將被公布用于芯片制造。這些設(shè)計(jì)步驟（或流程）對(duì)于標(biāo)準(zhǔn)產(chǎn)品設(shè)計(jì)同樣適用。重要的差別在于標(biāo)準(zhǔn)單元設(shè)計(jì)使用制造商的單元庫，這些庫已用于數(shù)以百計(jì)的其它設(shè)計(jì)實(shí)現(xiàn)，因而比起全定制設(shè)計(jì)來風(fēng)險(xiǎn)小得多。門陣列設(shè)計(jì)門陣列設(shè)計(jì)是一種制造方法，事先定義好擴(kuò)散層（晶體管和其它有源器件），包含這些器件的晶片在金屬化之前被庫存，就是說先不進(jìn)行聯(lián)接。然后在物理設(shè)計(jì)過程中定義最終設(shè)計(jì)的連接。對(duì)設(shè)計(jì)者來說重要的是，ASIC相比在市場(chǎng)上可提供的FPGA解決方案，能達(dá)到最小的傳播延時(shí)。門陣列ASIC是一種折中方案，因?yàn)閷⒛骋唤o定的設(shè)計(jì)與制造商庫存的晶片相對(duì)應(yīng)總是不可能達(dá)到100%利用率的?，F(xiàn)在電路設(shè)計(jì)者已經(jīng)很少采用純粹的邏輯門陣列設(shè)計(jì)，而幾乎都代之以FPGA之類的現(xiàn)場(chǎng)可編程器件了。這些器件可由用戶編程，使工具作業(yè)費(fèi)用最低，以略為提高的零件價(jià)格獲得可比的性能?，F(xiàn)在門陣列正在發(fā)展為結(jié)構(gòu)化ASIC，其中包含很大的IP內(nèi)核，如處理器、DSP單元、外圍設(shè)備、標(biāo)準(zhǔn)接口、集成SRAM存儲(chǔ)器、以及一組可重新設(shè)置的未確定功能的邏輯單元。這種轉(zhuǎn)變很大程度上是因?yàn)锳SIC器件能夠集成大量的系統(tǒng)功能模塊，以及片上系統(tǒng)所要求的（功能）比僅僅邏輯單元多得多。全定制設(shè)計(jì)全定制設(shè)計(jì)的優(yōu)點(diǎn)通常包括減小的面積，性能的改進(jìn)，以及能集成模擬元件和其它預(yù)先設(shè)計(jì)的元件比如構(gòu)成片上系統(tǒng)的微處理器核。缺點(diǎn)包括增加的制造和設(shè)計(jì)時(shí)間，增加的不可循環(huán)工程成本，更復(fù)雜的CAD系統(tǒng)，和對(duì)設(shè)計(jì)團(tuán)隊(duì)熟練程度高得多的要求。但對(duì)于純數(shù)字設(shè)計(jì)來說，“標(biāo)準(zhǔn)單元”庫與現(xiàn)代CAD系統(tǒng)一起，可以低風(fēng)險(xiǎn)提供相當(dāng)大的性能/價(jià)格優(yōu)勢(shì)。自動(dòng)布局工具使用起來快速且簡單，也提供了對(duì)設(shè)計(jì)的性能限制進(jìn)行人工優(yōu)化的可能性。結(jié)構(gòu)化設(shè)計(jì)結(jié)構(gòu)化ASIC設(shè)計(jì)是一個(gè)不明確的表達(dá)，在不同的上下文中有不同的意義。在工業(yè)界這是一個(gè)相對(duì)新的術(shù)語，這也是為什么在它的定義上有一些不同。不過結(jié)構(gòu)化ASIC的基本前提是，由于有事先定義的金屬層和事先規(guī)定了硅片上包含的內(nèi)容，制造周期和設(shè)計(jì)周期相對(duì)于基于單元的ASIC都有所減少。一種定義是這樣的：在結(jié)構(gòu)化ASIC設(shè)計(jì)中，器件的邏輯掩模層是被ASCI供應(yīng)商（有些情況下由第三方）預(yù)先定義的。結(jié)構(gòu)化ASCI可以被看成是在現(xiàn)場(chǎng)可編程門陣列與“標(biāo)準(zhǔn)單元”ASCI設(shè)計(jì)之間建立聯(lián)系。使得結(jié)構(gòu)化ASCI與門陣列不同的是，在門陣列中，預(yù)先定義的金屬層是為能更快地制造轉(zhuǎn)向而服務(wù)的。而在結(jié)構(gòu)化ASIC中預(yù)先定義的金屬化主要是降低掩模的成本，并被用于使設(shè)計(jì)周期明顯縮短。同樣的，為結(jié)構(gòu)化ASCI所使用的設(shè)計(jì)工具可以大大降低成本，并比基于單元的工具更容易使用，因?yàn)檫@些工具不必像基于單元的工具那樣執(zhí)行所有的功能。關(guān)于結(jié)構(gòu)化ASIC的另一個(gè)重要方面是，它使對(duì)于某些應(yīng)用共同的IP成為內(nèi)在的，而不是設(shè)計(jì)在內(nèi)的。通過直接將IP植入結(jié)構(gòu)中，相比將IP設(shè)計(jì)在基于單元的ASIC中，設(shè)計(jì)者又能節(jié)省時(shí)間和花費(fèi)。Unit 3 電磁場(chǎng)，天線和微波Unit 31第一部分：電磁場(chǎng)電磁場(chǎng)是由帶電物體產(chǎn)生的物理場(chǎng)。它會(huì)影響場(chǎng)附近的帶電物體的行為。電磁場(chǎng)在空間無限延伸，描述電磁相互作用。它是自然界中四個(gè)基本作用力之一（其余為萬有引力，弱相互作用，強(qiáng)相互作用）。電磁場(chǎng)可以看成是電場(chǎng)和磁場(chǎng)的結(jié)合。電場(chǎng)是由靜止電荷產(chǎn)生的，磁場(chǎng)由運(yùn)動(dòng)電荷（電流）產(chǎn)生；這兩種（電荷）通常被描述為電磁場(chǎng)的源。電荷和電流與電磁場(chǎng)相互作用的方式由麥克斯韋方程組和洛倫茲力定律所描述。從經(jīng)典的角度，電磁場(chǎng)可認(rèn)為使平滑、連續(xù)的場(chǎng)，以波動(dòng)方式傳播；而從量子力學(xué)的角度，場(chǎng)可看作是由光子組成的。電磁場(chǎng)的結(jié)構(gòu)電磁場(chǎng)可用兩種截然不同的觀點(diǎn)來看。連續(xù)結(jié)構(gòu)：經(jīng)典地，電場(chǎng)和磁場(chǎng)被認(rèn)為是由帶電物體的平滑運(yùn)動(dòng)產(chǎn)生的。例如，振蕩電荷產(chǎn)生電場(chǎng)和磁場(chǎng)，可看成光滑的、連續(xù)的波動(dòng)方式。這時(shí)，能量可以看成是在任意兩個(gè)位置之間通過電磁場(chǎng)連續(xù)地傳遞。例如，在無線電發(fā)射機(jī)中的金屬原子（看來是）連續(xù)地傳遞能量。這個(gè)觀點(diǎn)在一定程度上（低頻輻射）是有用的，但是高頻時(shí)就有問題（如紫外災(zāi)難）。由此產(chǎn)生了另一種觀點(diǎn)。離散結(jié)構(gòu)：電磁場(chǎng)可以一種比較“粗略”的方式來考慮。實(shí)驗(yàn)表明：電磁場(chǎng)的能量傳遞可以更好地描述為用固定頻率的光子來傳遞。普朗克的關(guān)系式將光子的能量E及其頻率n 通過下式聯(lián)系起來E = h n ，其中h是為紀(jì)念馬克斯普朗克而命名的普朗克常量。n