cortex系列m1、m2、m3、m4對比-文庫吧
2025-07-20 18:49 本頁面
【正文】 程序執(zhí)行的函數(shù)的地址。接受中斷時，處理器會從該矢量表中提取地址。為了減少門數(shù)并增強系統(tǒng)靈活性，CortexM 處理器使用一個基于堆棧的異常模型。出現(xiàn)異常時，系統(tǒng)會將關鍵通用寄存器推送到堆棧上。完成入棧和指令提取后，將執(zhí)行中斷服務例程或故障處理程序，然后自動還原寄存器以使中斷的程序恢復正常執(zhí)行。使用此方法，便無需編寫匯編器包裝器了（而這是對基于 C 語言的傳統(tǒng)中斷服務例程執(zhí)行堆棧操作所必需的），從而使得應用程序的開發(fā)變得非常容易。NVIC 支持中斷嵌套（入棧），從而允許通過運用較高的優(yōu)先級來較早地為某個中斷提供服務。在硬件中完成對中斷的響應CortexM 系列處理器的中斷響應是從發(fā)出中斷信號到執(zhí)行中斷服務例程的周期數(shù)。它包括： 檢測中斷 背對背或遲到中斷的最佳處理（參見下文） 提取矢量地址 將易損壞的寄存器入棧 跳轉到中斷處理程序這些任務在硬件中執(zhí)行，并且包含在為 CortexM 處理器報出的中斷響應周期時間中。在其他許多體系結構中，這些任務必須在軟件的中斷處理程序中執(zhí)行，從而引起延遲并使得過程十分復雜。NVIC 中的尾鏈在背對背中斷的情況下，傳統(tǒng)系統(tǒng)會重復完整的狀態(tài)保存和還原周期兩次，從而導致更高的延遲。CortexM 處理器通過在 NVIC 硬件中實現(xiàn)尾鏈技術簡化了活動中斷和掛起的中斷之間的轉換。處理器狀態(tài)會在比軟件實現(xiàn)時間更少的周期內(nèi)自動保存在中斷條目上并在中斷退出時還原，從而顯著提升低 MHz 系統(tǒng)的性能。NVIC 對遲到的較高優(yōu)先級中斷的響應如果在為上一個中斷執(zhí)行堆棧推送期間較高優(yōu)先級的中斷遲到，NVIC 會立即提取新的矢量地址來為掛起的中斷提供服務，如上所示。CortexM NVIC 對這些可能性提供具有確定性的響應并支持遲到和搶占。NVIC 進行的堆棧彈出搶占同樣，如果異常到達，NVIC 將放棄堆
數(shù)學相關推薦
鄂ICP備17016276號-1