stm32-uart整理說(shuō)明-文庫(kù)吧
2025-07-20 09:38 本頁(yè)面
【正文】 位寄存器之間的緩沖區(qū)（RDR）構(gòu)成配置流程：通過(guò)把USART_CR1寄存器中的UE位寫1來(lái)使能USART配置USART_CR1寄存器中的M位來(lái)定義字長(zhǎng)配置USART_CR2寄存器中的停止位數(shù)目若發(fā)生多緩沖通信，選擇USART_CR3寄存器中的DMA使能位（DMAT)通過(guò)波特率寄存器USART_BRR來(lái)選擇期望的波特率置位USART_CR1寄存器中的RE，這將使能接收器開始尋找起始位。當(dāng)接收到一個(gè)字符時(shí)：RXNE位被置1，表明移位寄存器的內(nèi)容被轉(zhuǎn)移到RDR如果RXNEIE位被置1，將產(chǎn)生一個(gè)中斷接收期間若發(fā)現(xiàn)幀錯(cuò)誤，噪音或者溢出錯(cuò)誤錯(cuò)誤標(biāo)志將會(huì)被置1多緩沖接收中，RXNE在每接收到一個(gè)字節(jié)都會(huì)被置1并通過(guò)DMA讀取數(shù)據(jù)寄存器來(lái)清除在單緩沖模式，清除RXNE位是由軟件讀取USART_DR寄存器萬(wàn)層。RXNE標(biāo)志也可以通過(guò)對(duì)它寫0清除。RXNE位必須在下一個(gè)字符接收完成前被清除，否則將產(chǎn)生溢出錯(cuò)誤間隙符：當(dāng)接收到間隙符時(shí)，USART把它當(dāng)做幀錯(cuò)誤處理空閑符：當(dāng)接收到空閑幀時(shí)，將和接收到數(shù)據(jù)一樣處理，此外如果IDLEIE位被置1的話將產(chǎn)生一個(gè)中斷溢出錯(cuò)誤當(dāng)接收到一個(gè)字符，而RXNE位還沒有被復(fù)位，這時(shí)候?qū)⒊霈F(xiàn)錯(cuò)誤。在RXNE位被清除之前數(shù)據(jù)不能從移位寄存器轉(zhuǎn)移到RDR寄存器出現(xiàn)溢出錯(cuò)誤時(shí)，ORE位被置1，通過(guò)在讀USART_SR寄存器之后讀USART_DR寄存器，ORE位被復(fù)位ORE位被置1時(shí)，表明至少1個(gè)數(shù)據(jù)已經(jīng)丟失:若RXNE=1，上一個(gè)有效數(shù)據(jù)存放在接收寄存器RDR，并且可讀；RXNE=0，上一個(gè)有效數(shù)據(jù)已被讀出，RDR中無(wú)可讀數(shù)據(jù)噪音錯(cuò)誤在幀內(nèi)發(fā)現(xiàn)噪音：NE在RXNE位的上升沿被置1無(wú)效的數(shù)據(jù)從移位寄存器轉(zhuǎn)移到USART_DR寄存器若為單字節(jié)通信，將不產(chǎn)生中斷；多緩沖通信下，若USART_CR3寄存器中的EIE位準(zhǔn)備置1，將導(dǎo)致一個(gè)中斷NE位通過(guò)依次讀取USART_SR寄存器和USART_DR寄存器復(fù)位幀錯(cuò)誤由于沒有同步上或大量噪音的原因，停止位沒有在與其的時(shí)間上接和收識(shí)別出來(lái)當(dāng)發(fā)現(xiàn)幀錯(cuò)誤時(shí)：FE位被硬件置1；無(wú)效的數(shù)據(jù)從移位寄存器轉(zhuǎn)移到USART_DR寄存器；若為單字節(jié)通信，將不會(huì)產(chǎn)生中斷，但這一位將和自身產(chǎn)生中斷的RXNE位一起上升，多緩沖通信中，若USART_CR3寄存器中的EIE位被置1，將導(dǎo)致一個(gè)中斷NE位通過(guò)一次讀取USART_SR寄存器和USART_DR寄存器復(fù)位接收期間配置停止位要接收的停止位的數(shù)目可以通過(guò)控制寄存器2中的控制為配置。普通模式下可以是1位或者2位。分?jǐn)?shù)波特率的產(chǎn)生接收器和發(fā)送器（RX和TX）都是設(shè)置城USARTDIV整數(shù)和小數(shù)寄存器中配置的值。TX/RX波特率=Fck/（16*USARTDIV)例子：從BRR寄存器的值計(jì)算得到USARTDIV如果DIV_Mantissa=27D，DIV_Fraction=12D(BRR=1BCH)，那么Mantissa(USARTDIV)=27DFraciton(USARTDIV)=12/16=因此，USARTDIV=在寫入U(xiǎn)SART_BRR后，波特率計(jì)數(shù)器會(huì)被波特率寄存器中的新值更新，因此在處理期間不應(yīng)改變波特率寄存器的值只有USART1是由PCK2（最大位72MHZ）提供時(shí)鐘，其他的都由PCLK1提供時(shí)鐘（最大為36MHZ）多處理器通信利用USART可以進(jìn)行多處理器通信（只需把多個(gè)USART連接城一個(gè)網(wǎng)絡(luò)）。
規(guī)章制度相關(guān)推薦
鄂ICP備17016276號(hào)-1