【正文】 據(jù)緩沖單元 數(shù)據(jù) 端口 狀態(tài) 端口 A/D 轉(zhuǎn) 換器 定時(shí) 器 模擬 信號(hào) 譯碼 電路 啟動(dòng)信號(hào) 狀態(tài)信號(hào) D 4 數(shù)據(jù)總線 地址總線 控制信號(hào) 50H 51H 程序查詢方式的 輸出 接口電路 輸出選通 數(shù)據(jù)鎖存器 （輸出端口） 狀態(tài)緩沖器 (輸入端口 ) 輸 出 設(shè) 備 R Q D ＋ 5V DB（ 數(shù)據(jù)、狀態(tài)） BUSY(1bit) ACK 狀態(tài)端口讀選通 數(shù)據(jù)端口寫選通 ⑤ ① ② ④ ③ 數(shù)據(jù)端口 (8位 ) 狀態(tài)端口 (1位 ) BUSY 輸入狀態(tài)信息 BUSY? 輸出數(shù)據(jù)信息 N Y QUERY： IN AL， S_PORT； 狀態(tài)口地址 SAR AL， 1 JC QUERY OUT D_PORT ， AL； D_PORT數(shù)據(jù)口地址 查詢 輸出 程序 查詢方式的打印機(jī)接口 WAIT： IN 7AH， AL； 讀狀態(tài)端口 TEST AL， 04H ； 判斷 D2是否為 0？ JNZ WAIT； 不是 0， 等待 MOV AL， BUF ； 取數(shù)據(jù) OUT 78H， AL ； 將數(shù)據(jù)送到打印機(jī)接口 數(shù)據(jù) 端口 狀態(tài) 端口 數(shù)據(jù)緩 沖器 狀態(tài) 檢測(cè) 打印機(jī) 譯碼 電路 觸發(fā)信號(hào) 狀態(tài)信號(hào) D 2 數(shù)據(jù)總線 地址總線 控制總線 信號(hào) 78H 7AH 接口電路 多個(gè)外設(shè)的查詢 ? CPU周期性地依次查詢每個(gè)外設(shè)的狀態(tài) ? 優(yōu)先權(quán) 決定了查詢次序 ? 不具有實(shí)時(shí)性 查詢式 8路模擬數(shù)據(jù)采集系統(tǒng) D0 D1 D2 3 2 4 A/D轉(zhuǎn)換器 DB 多路開關(guān) 數(shù)據(jù)端口讀選通 1路模擬量 狀態(tài)端口讀選通 控制端口讀選通 READY START D0 C P U … 8路模擬量輸入 A0 A7 D3 D7 ~D0 D3 ~D0 DATA 中斷控制方式 ?接口特點(diǎn) ： 避免了 CPU 反復(fù)低效率的查詢，適用于 CPU任務(wù)繁忙、而數(shù)據(jù)傳送不太頻繁的系統(tǒng)中。缺點(diǎn)是硬件電路和處理過程都比較復(fù)雜 。（中斷控制芯片） ?CPU被動(dòng)而外設(shè)主動(dòng) 的 I/O操作方式，較大地提高了 CPU的工作效率，并使系統(tǒng)具有了實(shí)時(shí)處理功能 中斷控制方式 中斷請(qǐng)求觸發(fā)器 Q R D 數(shù)據(jù)緩沖 端口譯碼 端口譯碼 控制端口 中斷屏蔽觸發(fā)器 Q D +5V WR 外 設(shè) READY DB AB DB INTR INTA 中斷可被響應(yīng)的條件： 中斷請(qǐng)求觸發(fā)器置位；中斷屏蔽觸發(fā)器清零；CPU內(nèi)部開放中斷； CPU未處理更高級(jí)中斷；CPU現(xiàn)行指令執(zhí)行完； 中斷工作過程 ?外設(shè)需要 CPU服務(wù)時(shí) 外設(shè) → I/O接口 → 向 CPU發(fā)中斷請(qǐng)求 ， INTR=H(中斷請(qǐng)求有效 ) ?CPU執(zhí)行完當(dāng)前指令后 , (注 : 若 IF = 1) CPU → I/O接口 → 外設(shè)發(fā)中斷響應(yīng) ， /INTA = L ?CPU執(zhí)行中斷服務(wù)程序 , CPU←→I/O 接口 ←→ 外設(shè)讀寫數(shù)據(jù) DMA控制方式 (存儲(chǔ)器直接存取 ) ?內(nèi)存與外設(shè)間有 大量數(shù)據(jù) 交換時(shí)，采用中斷方式，每傳送一次數(shù)據(jù)，就必須經(jīng)歷中斷處理的全部步驟，而且一般需要 借助 CPU內(nèi)部的寄存器作為中介 ?DMA方式： 不用 CPU的寄存器作傳數(shù)中介 , 完成存儲(chǔ)器和外設(shè)間的直接傳數(shù)， CPU必須將系統(tǒng)總線的控制權(quán)讓給 DMAC DMA方式原理方框圖 DB HOLD CPU HLDA AB DMAC MEM I/O 請(qǐng)求 響應(yīng) DMA的工作流程 DMAC發(fā)存儲(chǔ)器地址 在總線上傳送數(shù)據(jù) 傳送結(jié)束？ 修改地址指針 DMA結(jié)束，交還總線權(quán) CPU允許釋放總線，向 DMAC發(fā)出總線應(yīng)答信號(hào) HLDA DMAC向 CPU發(fā)總線申請(qǐng) HOLD Y N DMAC的結(jié)構(gòu) 數(shù)據(jù) 端口 狀態(tài) / 控制 端口 DMA 控制器 地址寄存器 計(jì) 數(shù) 器 控制 / 狀態(tài)寄存器 C P U 存 儲(chǔ) 器 數(shù)據(jù)緩沖 寄存器 DMA 請(qǐng)求 觸發(fā)器 輸 入 設(shè) 備 DMA 響應(yīng) Ready DMA 請(qǐng)求 HOLD HLDA DMA操作的基本方法 ? 周期挪用 ：挪用 CPU不訪問存儲(chǔ)器的周期 ? 不影響或減慢 CPU的操作 ? 不易識(shí)別可被挪用的周期，硬件電路復(fù)雜，數(shù)據(jù)傳送不連貫、不規(guī)則 ? 周期擴(kuò)展 ：延長(zhǎng) CPU的時(shí)鐘周期 ? CPU在加寬了的周期內(nèi)不會(huì)進(jìn)行下一步操作，正好用來進(jìn)行 DMA ? 降低 CPU的處理速度 ? CPU停機(jī) ： 最簡(jiǎn)單也是最常用的 DMA傳送方式 ? 迫使 CPU讓出總線控制權(quán)，整個(gè) DMA期間， CPU都一直處于空閑狀態(tài) ? 會(huì)降低 CPU的利用率，并可能影響到 CPU對(duì)中斷的響應(yīng)和 DRAM刷新 DMAC必須具備的功能 ?向 CPU發(fā)出總線請(qǐng)求 信號(hào) HOLD。 ?CPU出讓總線控制權(quán)時(shí) ， 能接收 CPU的應(yīng)答信號(hào)并 接管總線 ， 進(jìn)入 DMA方式 。 ?有 尋址功能 ， 對(duì)存儲(chǔ)器及 I/O尋址并修改地址 ?具有 控制邏輯 ， 能發(fā)出讀 /寫控制信號(hào) 。 ?決定傳輸?shù)淖止?jié)數(shù) ， 并 判斷 DMA是否結(jié)束 。 ?發(fā)出 DMA結(jié)束信號(hào)，使 CPU恢復(fù)正常 工作狀態(tài) I/O指令和 I/O地址譯碼 ?為了區(qū)分接口電路的各個(gè)寄存器，系統(tǒng)為它們各自分配了一個(gè)地址，稱為I/O端口地址 ，以便對(duì)它們進(jìn)行尋址并與存儲(chǔ)器地址相區(qū)別 ?I/O端口有 兩種編址方式 ： 存儲(chǔ)器映像方式、 I/O獨(dú)立編址方式 存儲(chǔ)器映像編址 ?指 I/O端口與存儲(chǔ)器 共享 一個(gè)尋址空間，又稱為 統(tǒng)一編址 。在這種系統(tǒng)中， CPU可以用 同樣的指令 對(duì) I/O端口和存儲(chǔ)器單元的進(jìn)行訪問。 ?優(yōu)點(diǎn) ：對(duì) I/O口的訪問靈活方便，有利于提高端口數(shù)據(jù)的處理能力。 ?缺點(diǎn) ： I/O端口占用了主存地址，相對(duì)減少了主存的可用范圍。 I/O獨(dú)立編址（一） ? 指主存地址空間和 I/O端口地址空間相互獨(dú)立，分別編址 。 CP