【正文】 電路；支持傳輸延遲，也支持慣性延遲，可以更準(zhǔn)確地建立復(fù)雜的電路硬件模型；(3)支持過程與函數(shù)的概念，有助于設(shè)計(jì)者組織描述，對(duì)行為功能進(jìn)一步分類。 EDA工具的選擇及實(shí)現(xiàn)手段在設(shè)計(jì)中，AD模塊采用了Actel公司的analog模塊IP(Intellectual Property)。該IP使用Verilog HDL語言進(jìn)行設(shè)計(jì)描述，采用了全局同步設(shè)計(jì)的思想，具有良好的邏輯架構(gòu)，可方便地進(jìn)行功能模塊的擴(kuò)展及修改。設(shè)計(jì)外圍器件IP的選擇主要根據(jù)系統(tǒng)的采集信號(hào)來進(jìn)行選擇，因此設(shè)計(jì)中主要設(shè)計(jì)了一下幾種外圍器件：鍵盤掃描及LED顯示電路接口、LCD顯示模塊的驅(qū)動(dòng)電路接口、兩路AD以及兩路溫濕度、兩路溫度、串口發(fā)送模塊。設(shè)計(jì)中用到的EDA工具包括Actel的libreo IDE 、Synplify公司的Synplify 。 LabVIEW的特點(diǎn)LabVIEW是一種程序開發(fā)環(huán)境，由美國(guó)國(guó)家儀器(NI)公司研制開發(fā)的，類似于C和BASIC開發(fā)環(huán)境，但是LabVIEW與其他計(jì)算機(jī)語言的顯著區(qū)別是：其他計(jì)算機(jī)語言都是采用基于文本的語言產(chǎn)生代碼，而LabVIEW使用的是圖形化編輯語言G編寫程序，產(chǎn)生的程序是框圖的形式。與C和BASIC一樣，LabVIEW也是通用的編程系統(tǒng)，有一個(gè)完成任何編程任務(wù)的龐大函數(shù)庫。LabVIEW的函數(shù)庫包括數(shù)據(jù)采集、GPIB、串口控制、數(shù)據(jù)分析、數(shù)據(jù)顯示及數(shù)據(jù)存儲(chǔ)等。LabVIEW也有傳統(tǒng)的程序調(diào)試工具，如設(shè)置斷點(diǎn)、以動(dòng)畫方式顯示數(shù)據(jù)及其子程序(子VI)的結(jié)果、單步執(zhí)行等。虛擬儀器的主要特點(diǎn)有：(1)可能采用了通用的硬件，各種儀器的差異主要是軟件。(2)可充分發(fā)揮計(jì)算機(jī)的能力，有強(qiáng)大的數(shù)據(jù)處理功能，可以創(chuàng)造出功能更強(qiáng)的儀器。 (3)用戶可以根據(jù)自己的需要定義和制造各種儀器。 本章對(duì)設(shè)計(jì)的目的和意義進(jìn)行了簡(jiǎn)單的介紹，然后敘述了設(shè)計(jì)中要使用的VerilogHDL、EDA、LabVIEW。使用EDA工具中提供的一些IP核可以降低設(shè)計(jì)的難度、縮短設(shè)計(jì)周期，提高效率。第二章 測(cè)量原理溫度是表示物體冷熱程度的物理量，溫度只能通過物體隨溫度變化的某些特性來間接測(cè)量，而用來量度物體溫度數(shù)值的標(biāo)尺叫溫標(biāo)。它規(guī)定了溫度的讀數(shù)起點(diǎn)(零點(diǎn))和測(cè)量溫度的基本單位。目前國(guó)際上用得較多的溫標(biāo)有華氏溫標(biāo)(F)、攝氏溫標(biāo)(℃)、熱力學(xué)溫標(biāo)(K)和國(guó)際實(shí)用溫標(biāo)。濕度表示大氣干燥程度的物理量。在一定的溫度下在一定體積的空氣里含有的水汽越少，則空氣越干燥；水汽越多，則空氣越潮濕。空氣的干濕程度叫做“濕度”。在此意義下，常用絕對(duì)濕度、相對(duì)濕度、比較濕度、混合比、飽和差以及露點(diǎn)等物理量來表示；若表示在濕蒸汽中液態(tài)水分的重量占蒸汽總重量的百分比，則稱之為蒸汽的濕度。通常我們所說的環(huán)境的濕度就是相對(duì)濕度。單位體積空氣中所含水蒸汽的質(zhì)量，稱作空氣的絕對(duì)濕度。相對(duì)濕度就是單位體積空氣中實(shí)際所含水蒸汽的質(zhì)量和同溫度下飽和狀態(tài)時(shí)所含水蒸汽的質(zhì)量百分比。它一般定義為空氣中水蒸汽的分壓Ps與同溫下飽和水蒸汽分壓Pb之比。光照度，即通常所說得勒克司度(lux)，表示被攝主體表面單位面積上受到的光通量。1勒克司相當(dāng)于1流明/平方米，即被攝主體每平方米的面積上，受距離一米、發(fā)光強(qiáng)度為1燭光的光源，垂直照射的光通量。光照度可用照度計(jì)直接測(cè)量。光照度的單位是勒克斯，是英文lux的音譯，也可寫為lx。被光均勻照射的物體，在1平方米面積上得到的光通量是1流明時(shí)，它的照度是1勒克斯。、光照度的測(cè)量方法溫度不能直接測(cè)定。它的測(cè)定是采用間接的手段，通過觀察另一種物質(zhì)一即所謂測(cè)溫介質(zhì)的物理特性變化的方法來確定。這種測(cè)量方法并沒有給測(cè)介質(zhì)溫度的絕對(duì)值，而僅僅是它和測(cè)溫介質(zhì)原始溫度相對(duì)的溫度差，這個(gè)原始溫度是制定溫標(biāo)時(shí)就被規(guī)定作為零度。為了測(cè)量時(shí)的方便，應(yīng)盡可能的選擇這樣的物理特性，即它能隨溫度的改變而單值的變化，不受其它因素的影響，且比較易于精確測(cè)定適合這些要求的特性。如體積的膨脹、熱電勢(shì)的產(chǎn)生、電阻和輻射強(qiáng)度的變化等都被用作溫度測(cè)量的基礎(chǔ)，常用的測(cè)溫儀表有各種溫度計(jì)和溫度傳感器。例如，熱膨脹是溫度計(jì)、熱電偶、輻射溫度計(jì)、光高溫計(jì)等。在溫度測(cè)控系統(tǒng)中，除了高溫、℃的高級(jí)測(cè)溫技術(shù)外，常溫范圍的溫度傳感測(cè)量和控制技術(shù)相當(dāng)成熟，可以直接選用，而且可選的測(cè)量方式也很多。濕度測(cè)量技術(shù)中最準(zhǔn)確的方法是絕對(duì)濕度測(cè)量的稱重法，國(guó)際上普遍使用該法作為濕度基準(zhǔn)其次是作為二級(jí)檢定標(biāo)準(zhǔn)的阿斯曼通風(fēng)干濕計(jì)。但是這兩種方法都難以用于自動(dòng)化測(cè)控系統(tǒng)的現(xiàn)場(chǎng)傳感測(cè)量。工程技術(shù)中常采用絕對(duì)濕度、相對(duì)濕度和露點(diǎn)溫度表示法和相應(yīng)的測(cè)量技。絕對(duì)濕度測(cè)量：也稱為水分或微弱水分測(cè)量技術(shù)，測(cè)量的是空氣體積中水分的直接含量，各種材料的含水量、電子器件封裝、火力發(fā)電煙氣、高壓電器保護(hù)氣體的測(cè)量等，所涉及的范圍相當(dāng)廣泛。對(duì)應(yīng)不同的工況環(huán)境、被測(cè)對(duì)象和性能價(jià)格比的要求，其測(cè)量方式種類也非常多。常用的有電容式、化學(xué)露點(diǎn)式，精度較高的有光學(xué)露點(diǎn)式和稱重、紅外、微波等測(cè)量方法。相對(duì)濕度測(cè)量：空氣的相對(duì)濕度所表達(dá)的是其中水氣接近飽和的程度，是指力為P，溫度為T時(shí)空氣中水氣的摩爾分?jǐn)?shù)與相同條件下純水表面的飽和水氣的摩爾分?jǐn)?shù)之比表示為%RH。光敏電阻器的電阻值隨入射光的強(qiáng)弱而改變；入射光強(qiáng)，電阻減小，入射光弱，電阻增大。所以可以用它來檢測(cè)光照度。光電二極管在反向電壓作用下，把光信號(hào)轉(zhuǎn)換成電信號(hào)，在沒有光照時(shí)，反向電流極其微弱；有光照時(shí)，反向電流迅速增大到幾十微安。光的強(qiáng)度越大，反向電流也越大。光的變化引起光電二極管電流變化，這就可以把光信號(hào)轉(zhuǎn)換成電信號(hào)，光電流與光照度之間呈較好的線性關(guān)系。硅光電池是一個(gè)大面積的光電二極管，它可把入射到它表面的光能轉(zhuǎn)化為電能。它的結(jié)構(gòu)很簡(jiǎn)單，核心部分是一個(gè)大面積的PN結(jié)，把一只透明玻璃外殼的點(diǎn)接觸型二極管與一塊微安表接成閉合回路，當(dāng)二極管的管芯(PN結(jié))受到光照時(shí)，回路里有電流。本章首先介紹了一些與測(cè)量相關(guān)的知識(shí)，然后給出了溫度、濕度、光照的測(cè)量方法。這些方法是測(cè)量的基礎(chǔ)，設(shè)計(jì)時(shí)要根據(jù)系統(tǒng)設(shè)計(jì)的要求選用合適的方法。第三章 FPGA的設(shè)計(jì)流程在電子技術(shù)設(shè)計(jì)領(lǐng)域，F(xiàn)PGA應(yīng)用的領(lǐng)域越來越廣。FPGA可以通過軟件編程而對(duì)其硬件結(jié)構(gòu)和工作方式進(jìn)行重構(gòu)，從而使得硬件的設(shè)計(jì)可以如同軟件設(shè)計(jì)那樣方便快捷。設(shè)計(jì)者在EDA軟件平臺(tái)上，用硬件描述語言HDL完成設(shè)計(jì)文件，然后由計(jì)算機(jī)完成邏輯編譯、化簡(jiǎn)、分割、綜合、優(yōu)化、布局、布線和仿真，直至對(duì)于特定目標(biāo)芯片的適配編譯、邏輯映射和編程下載等工作。FPGA設(shè)計(jì)分為設(shè)計(jì)輸入、綜合、功能仿真(前仿真)、實(shí)現(xiàn)、時(shí)序仿真(后仿真)、配置下載等六個(gè)步驟。 FPGA的設(shè)計(jì)流程圖 設(shè)計(jì)輸入IP(Intellectual Property)，也就是知識(shí)產(chǎn)權(quán)。半導(dǎo)體產(chǎn)業(yè)的IP包括有軟IP、固IP和硬IP。軟IP用計(jì)算機(jī)高級(jí)語言的形式描述功能塊的行為，但是并不涉及用什么電路和電路元件實(shí)現(xiàn)這些行為。軟IP的最終產(chǎn)品基本上與通常的應(yīng)用軟件大同小異，開發(fā)過程與應(yīng)用軟件也十分相象。軟IP增大了IP的靈活性和適應(yīng)性。固IP是完成了綜合的功能塊，有較大的設(shè)計(jì)深度，以網(wǎng)表的形式提交客戶使用。如果客戶與固IP使用同一個(gè)生產(chǎn)線的單元庫，IP的成功率會(huì)比較高。硬IP提供設(shè)計(jì)的最終階段產(chǎn)品：掩膜。隨著設(shè)計(jì)深度的提高，后續(xù)工序所需要做的事情就越少，當(dāng)然，靈活性也就越少。本設(shè)計(jì)中用到的Actel公司的Fusion FPGA芯片有豐富的IP核，常用的IP核有PLL、ADC、UART、SRAM等。合理的使用這些IP核可以降低設(shè)計(jì)的難度、縮短設(shè)計(jì)周期。設(shè)計(jì)輸入包括使用硬件描述語言HDL、狀態(tài)圖與原理圖輸入三種方式。HDL設(shè)計(jì)方式是現(xiàn)今設(shè)計(jì)大規(guī)模數(shù)字集成電路的良好形式。HDL語言描述在狀態(tài)機(jī)、控制邏輯、總線功能方面較強(qiáng)，使其描述的電路能以具體硬件單元較好地實(shí)現(xiàn)；而原理圖輸入在頂層設(shè)計(jì)、數(shù)據(jù)通路邏輯、手工最優(yōu)化電路等方面具有圖形化強(qiáng)、單元節(jié)儉、功能明確等特點(diǎn)。常用方式是以HDL語言為主，原理圖為輔，進(jìn)行混合設(shè)計(jì)以發(fā)揮二者各自特色。傳統(tǒng)的設(shè)計(jì)方法是根據(jù)系統(tǒng)的設(shè)計(jì)需求編寫Verilog HDL代碼，然后進(jìn)行綜合、仿真、布局布線、下載驗(yàn)證。這種方法設(shè)計(jì)周期長(zhǎng)；重復(fù)部分工作；效率低。采用IP核復(fù)用技術(shù)可以降低成本、提高效率、縮短設(shè)計(jì)周期。本論文中采用了硬件描述語言HDL輸入與IP核復(fù)用相結(jié)合的方式完成了設(shè)計(jì)輸入。設(shè)計(jì)需要的某些模塊在開發(fā)環(huán)境中沒有，這些模塊使用原理圖輸入，使得硬件電路符合設(shè)計(jì)的要求。 設(shè)計(jì)綜合 綜合，就是針對(duì)給定的電路實(shí)現(xiàn)功能和實(shí)現(xiàn)此電路的約束條件，如速度、功耗、成本及電路類型等，通過計(jì)算機(jī)進(jìn)行優(yōu)化處理，獲得一個(gè)能滿足上述要求的電路設(shè)計(jì)方案。也就是是說，被綜合的文件是HDL文件(或相應(yīng)文件等)，綜合的依據(jù)是邏輯設(shè)計(jì)的描述和各種約束條件，綜合的結(jié)果則是一個(gè)硬件電路的實(shí)現(xiàn)方案，該方案必須同時(shí)滿足預(yù)期的功能和約束條件。對(duì)于綜合來說，滿足要求的方案可能有多個(gè)，綜合器將產(chǎn)生一個(gè)最優(yōu)的或接近最優(yōu)的結(jié)果。因此，綜合的過程也就是設(shè)計(jì)目標(biāo)的優(yōu)化過程，最后獲得的結(jié)構(gòu)與綜合器的工作性能有關(guān)。Synplify和Synplify Pro是Synplicity公司提供的專門針對(duì)FPGA和CPLD實(shí)現(xiàn)的邏輯綜合工具。該軟件提供的Symbolic FSM Compiler是專門支持有效狀態(tài)機(jī)優(yōu)化的內(nèi)嵌工具。Synplify對(duì)電路的綜合包括三個(gè)步驟表示如下： pilation：把HDL的描述編譯成已知的結(jié)構(gòu)元素。：運(yùn)用一些算法進(jìn)行面積優(yōu)化和性能優(yōu)化，使設(shè)計(jì)在滿足給定性能約束的前提下，面積盡可能的小。這里Synplify進(jìn)行的是基本的優(yōu)化與具體的目標(biāo)器件技術(shù)無關(guān)。 mapping：設(shè)計(jì)映射到指定廠家的特定器件上針對(duì)目標(biāo)器件結(jié)構(gòu)優(yōu)化生成作為布局布線工具輸入的網(wǎng)表。 仿真驗(yàn)證從廣義上講，設(shè)計(jì)驗(yàn)證包括功能與時(shí)序仿真和電路驗(yàn)證。仿真是指使用設(shè)計(jì)軟件包對(duì)已實(shí)現(xiàn)的設(shè)計(jì)進(jìn)行完整測(cè)試，模擬實(shí)際物理環(huán)境下的工作情況。前仿真是指僅對(duì)邏輯功能進(jìn)行測(cè)試模擬，以了解其實(shí)現(xiàn)的功能否滿足原設(shè)計(jì)的要求，仿真過程沒有加入時(shí)序信息，不涉及具體器件的硬件特性，如延時(shí)特性；而在布局布線后，提取有關(guān)的器件延遲、連線延時(shí)等時(shí)序參數(shù)，并在此基礎(chǔ)上進(jìn)行的仿真稱為后仿真，它是接近真實(shí)器件運(yùn)行的仿真。Modelsim是業(yè)界較好的仿真工具，其仿真功能強(qiáng)大，且圖形化界面友好，而且具有結(jié)構(gòu)、信號(hào)、波形、進(jìn)程、數(shù)據(jù)流等窗口。將FPGA設(shè)計(jì)(以HDL方式)輸入后進(jìn)行編譯即可進(jìn)行前仿真。在仿真時(shí)可以編寫HDL激勵(lì)文件或執(zhí)行組模式方式。組模式方式類似批處理方式，可以連續(xù)執(zhí)行事先在文件中寫好的多個(gè)執(zhí)行命令，這對(duì)重新仿真或重復(fù)執(zhí)行多個(gè)命令特別有效。由Modelsim進(jìn)行仿真，需要導(dǎo)出VHDL或Verilog HDL網(wǎng)表。此網(wǎng)表是由針對(duì)特定FPGA器件的基本單元組成的。除網(wǎng)表外，還需要布局布線輸出的標(biāo)準(zhǔn)延時(shí)文件(sdf)，將sdf文件加入仿真可以在窗口化界面設(shè)置加入，或通過激勵(lì)指定。 布局布線綜合結(jié)果的本質(zhì)是由與、或、非門，觸發(fā)器，RAM等基本邏輯單元組成的邏輯網(wǎng)表，它與芯片實(shí)際的配置情況還有較大的差距。此時(shí)使用FPGA產(chǎn)商提供的工具，根據(jù)所選芯片的型號(hào)，將綜合輸出的邏輯網(wǎng)表適配到具體的FPGA/CPLD上，這個(gè)過程就叫做實(shí)現(xiàn)(Implementation)，有時(shí)實(shí)現(xiàn)也直接稱為布局布線。所謂的布局布線也是指把綜合得到的網(wǎng)表轉(zhuǎn)換為要實(shí)現(xiàn)的具體電路布線結(jié)構(gòu)。這個(gè)工作是由專用集成電路ASIC或現(xiàn)場(chǎng)可編程門陣列FPGA自動(dòng)布局布線工具完成的實(shí)現(xiàn)分為：翻譯(Translate)、映射(Map)和布局布線(Placeamp。Route)這三個(gè)步驟。因最新的設(shè)計(jì)實(shí)現(xiàn)工具是時(shí)序驅(qū)動(dòng)的，即在器件的布局布線期間對(duì)整個(gè)信號(hào)通道執(zhí)行時(shí)序分析，因此可以使用約束條件操作布線軟件，完成設(shè)計(jì)規(guī)定的性能要求。在布局布線過程中，可同時(shí)提取時(shí)序信息形成報(bào)靠。在實(shí)現(xiàn)過程中可以進(jìn)行選項(xiàng)設(shè)置。因其支持增量設(shè)計(jì)，可以使其重復(fù)多次布線，且每次布線利用上一次布線信息以使布線更優(yōu)或達(dá)到設(shè)計(jì)目標(biāo)。本設(shè)計(jì)中采用的是Actel公司的Fusion FPGA芯片，因此在實(shí)現(xiàn)中采用了Actel的libero集成開發(fā)環(huán)境。libero將綜合網(wǎng)表和Fusion FPGA內(nèi)部邏輯很好地對(duì)應(yīng)起來，使得FPGA內(nèi)部資源分配更加合理。 下載驗(yàn)證現(xiàn)在FPGA/IC設(shè)計(jì)都朝向SOC(System On Chip，片上系統(tǒng))的方向發(fā)展，設(shè)計(jì)的復(fù)雜都大大提高，如何保證這些復(fù)雜系統(tǒng)的功能是正確的成了至關(guān)重要的問題。 下載是在功能仿真與時(shí)序仿真正確的前提下，將布局布線后形成的文件下載到具體的FPGA芯片中，也叫芯片配置。Actel的Fusion FPGA支持上電即可運(yùn)行，掉電非易失，無需配置芯片。下載硬件上使用計(jì)算機(jī)的并口，軟件選用FlshPro。 本章小結(jié)本章對(duì)FPGA設(shè)計(jì)的基本流程進(jìn)行了簡(jiǎn)單的介紹，設(shè)計(jì)的流程是設(shè)計(jì)輸入、設(shè)計(jì)綜合、仿真驗(yàn)證、布局布線、下載驗(yàn)證。設(shè)計(jì)輸入是系統(tǒng)設(shè)計(jì)的重點(diǎn)，設(shè)計(jì)輸入的方式有很多種，比如Verilog HDL語言輸入、原理圖輸入、IP核。IP核是已經(jīng)設(shè)計(jì)成型的，參數(shù)可供修改，使用IP核可以減少設(shè)計(jì)輸入的工作量，提高設(shè)計(jì)的效率。第四章 硬件系統(tǒng)的設(shè)計(jì) 設(shè)計(jì)思想本系統(tǒng)分為上位機(jī)和下位機(jī)。下位機(jī)主要涉及病房?jī)?nèi)溫度、濕度、光照的測(cè)量與顯示，系統(tǒng)時(shí)間的顯示、報(bào)警、數(shù)據(jù)傳輸?shù)炔糠帧Ｏ到y(tǒng)的溫度數(shù)據(jù)有四路，有兩路溫度測(cè)量使用溫濕度傳感器DHT11，還有兩路溫度數(shù)據(jù)使用溫度傳感器DS18B20。系統(tǒng)的濕度數(shù)據(jù)有兩路，使用溫濕度傳感器DHT11。光照測(cè)量使用光敏二極管，系統(tǒng)時(shí)鐘使用專門的時(shí)鐘芯片DS1302。數(shù)據(jù)的顯示采用液晶顯示器LCD1602。數(shù)據(jù)傳輸采用RS232，報(bào)警采用蜂鳴器。，系統(tǒng)核心是Fusion FPGA。下位機(jī)的開發(fā)平臺(tái)選用了Actel的Fusion FPGA。光照傳感器為模擬式的傳感器，經(jīng)FPGA的A/D轉(zhuǎn)換部分，得到光照數(shù)據(jù)。溫度、濕度測(cè)量使用數(shù)字式的傳感器，F(xiàn)PGA通過對(duì)數(shù)字式的溫度、濕度傳感器進(jìn)行正確讀寫即可得到溫度、濕度數(shù)據(jù)。當(dāng)測(cè)量數(shù)據(jù)超出上下限時(shí)，系統(tǒng)可以進(jìn)行報(bào)警。時(shí)鐘芯片為系統(tǒng)提供完整的時(shí)間內(nèi)容。LCD液晶顯示器的顯示內(nèi)容通過按鍵更改。當(dāng)FPGA檢測(cè)到請(qǐng)求信息后，請(qǐng)求信息傳輸?shù)缴衔粰C(jī)。