【正文】 長(zhǎng)度才能最長(zhǎng)。 RS485 網(wǎng)絡(luò)采用直線拓樸結(jié)構(gòu)，需要 2 個(gè)終端電阻，其阻值要求等于傳輸電纜的特性阻抗（一般取值為 120Ω）。在短距離、或低波特率波數(shù)據(jù)傳輸時(shí)可不需終端匹配電阻。終端匹配電阻并聯(lián)在 RS485 傳輸網(wǎng)絡(luò)的兩個(gè)端點(diǎn) AB 引腳之間。 RS485 標(biāo)準(zhǔn)被用作為一種相對(duì)經(jīng)濟(jì)、具有相當(dāng)高噪聲抑制、相對(duì)高的傳輸速率、傳輸距離遠(yuǎn)、寬共模范圍的通信平臺(tái)且控制方便、成本低廉。 ３、 課題研究?jī)?nèi)容 第 5 頁(yè) （共 41 頁(yè)） 本次設(shè)計(jì)任務(wù)旨在設(shè)計(jì)一種基于 FPGA 的 RS485 通信接口電路，以及與 LPC3250 之間的接口硬件設(shè)計(jì)與驅(qū)動(dòng)程序設(shè)計(jì)工作，其中 RS485 需具有兩路獨(dú)立通道以實(shí)現(xiàn)冗余功能，并同時(shí)具有 FIFO 管理，與 LPC3250 之間要能夠通過(guò)中斷方式接收數(shù)據(jù)，并實(shí)現(xiàn)校驗(yàn)等功能，而 FPGA 即現(xiàn)場(chǎng)可編程門陣列，既解決了定制電路的不足，又克服了原有可編程器件門電 路數(shù)有限的缺點(diǎn)，使用方便準(zhǔn)確，并且要滿足 DCS 控制器對(duì) IO 模塊的通信性能要求。所以本任務(wù)就需要采用 VHDL 語(yǔ)言在 FPGA 上實(shí)現(xiàn)協(xié)議控制為基礎(chǔ)的 RS485通信接口電路擴(kuò)展以及軟件。還要通過(guò) Altium Designer 對(duì)硬件進(jìn)行設(shè)計(jì)研究以及連接。最后軟硬件之間相互結(jié)合。 本設(shè)計(jì)關(guān)鍵解決的問(wèn)題是如何讓 ,為了達(dá)到目的我認(rèn)為應(yīng)該從以下幾個(gè)方面進(jìn)行： (1)設(shè)計(jì)基于 Altera 的 CycloneII 系列 FPGA 的 RS485 硬件電路 (2)設(shè)計(jì) FPGA 與 LPC3250 的接口電路 (3) RS485 模塊協(xié)議軟件編寫 (4)調(diào)試程序 第二章課題開(kāi)發(fā)環(huán)境 １、 概述 微軟 WinCE 是專門針對(duì)小型設(shè)備的通用操作系統(tǒng)而設(shè)計(jì)的。 2020 年發(fā)布的 ，對(duì)操作系統(tǒng)進(jìn)行了重新設(shè)計(jì)，每個(gè)進(jìn)程都可以支持 2GB 虛擬內(nèi)存（以往支持 32MB），可以同時(shí)運(yùn)行的進(jìn)程數(shù)達(dá)到 32020 個(gè)（以往只有 32 個(gè)）。以往的 CE 操作系統(tǒng)的部分內(nèi)核模塊式使用單獨(dú)進(jìn)程，而 之后將這些模塊以 DLL 的形式內(nèi)建到內(nèi)核之中，以便提高性能，減少系統(tǒng)開(kāi)銷，統(tǒng)一內(nèi)核接口。 Windows CE 支持大多數(shù) 32 位處理器，包括 ARM、 MIPS、 SH4 和 x86。 Wi ndows CE包括 600 余個(gè)模塊，可以方便用戶靈活地定制內(nèi)核鏡像。 Windows CE 支持的模塊包括： （１）快速的系統(tǒng)與應(yīng)用程序開(kāi)發(fā) ARM 模擬器與多個(gè)平臺(tái)的模板 AYGShell API 與 Windows Mobile 應(yīng)用程序兼容 Simple Network Management Protocol 390 萬(wàn)條開(kāi)源源代碼，內(nèi)核全部開(kāi)源 產(chǎn)品級(jí) OAL（ PQOAL） ,包括一系列庫(kù)文件與源代碼。 BLCOMMON,包括一系列庫(kù)文件與源代碼，用于創(chuàng)建 Bootloader 第 6 頁(yè) （共 41 頁(yè)） 產(chǎn)品級(jí)別的驅(qū)動(dòng)與 BSP 包 多語(yǔ)言支持 （２）網(wǎng)絡(luò)與無(wú)線連接支持 TCP/IP, IPv4, IPv6, PAN, LAN, WAN, 藍(lán)牙 SOAP, OBEX, LDAP 客戶端 VoIP, RTC, SIP RIL, SMS, WAP, SIM 卡接口 RAPI/RAPI2， PPPoE （３）服務(wù)器終端 Tel, FTP, SMB, CIFS, MSMQ ASP Parental Control 打印架服務(wù)， Web 代理 （４）多媒體 DirectDraw, DirectShow, Direct3D Windows 媒體播放器， WMA， MP3 網(wǎng)絡(luò)瀏覽器 DVD 視頻 API 接口 數(shù)字版權(quán)管理 （５）存儲(chǔ)與文件系統(tǒng)支持 FAT, TFAT, 對(duì)象存儲(chǔ) CDFS/UDFS FSD 管理， Cache 管理 CEDB,EDB 數(shù)據(jù)庫(kù) ＦＰＧＡ概述 FPGA 是一種可編程邏輯器件，現(xiàn)場(chǎng)可編程門陣列（ Field Programmable Gate Array，F(xiàn)PGA）的出現(xiàn)是可編程邏輯器件發(fā)展變化的必然，并且它還推動(dòng)了可編程邏輯器件的進(jìn)一步發(fā)展。 FPGA 器件已成為當(dāng)今的主要的可編程邏輯器件 之一了，資源更加多樣，使用也越來(lái)越方便。 FPGA 由 6 部分組成： （ 1） 可編程輸入 /輸出單元（ I/O 單元） 第 7 頁(yè) （共 41 頁(yè)） 大多數(shù) FPGA 的 I/O 單元被設(shè)計(jì)為可編程模式，通過(guò)軟件的靈活配置，可適應(yīng)不同的電器標(biāo)準(zhǔn)與 I/O 物理特性；可以調(diào)整匹配阻抗特性，上下拉電阻；可以調(diào)整輸出驅(qū)動(dòng)電流的大小等。 （ 2）基本可編程邏輯單元 查找表和寄存器組成 FPGA 的基本可編程邏輯單元，查找表完成純組合邏輯功能。FPGA 內(nèi)部寄存器可配置為帶同步 /異步復(fù)位和置位、時(shí)鐘使能的觸發(fā)器，也可以配置成為鎖存器。通過(guò)寄存器 FPGA 可以完成同步時(shí)序邏輯設(shè)計(jì)。 （ 3）嵌入式塊 RAM 目前大多數(shù) FPGA 都有內(nèi)嵌的塊 RAM。嵌入式塊 RAM 可以配置為單端口 RAM、雙端口 RAM、偽雙端口 RAM、 CAM、 FIFO 等存儲(chǔ)結(jié)構(gòu)。 (4)豐富的布線資源 布線資源連通 FPGA 內(nèi)部所有單元，連線的長(zhǎng)度和工藝決定著信號(hào)在連線上的驅(qū)動(dòng)能力和傳輸速度。布線資源可以分為全局性的專用布線資源；長(zhǎng)線資源；短線資源；在邏輯單元內(nèi)部還有著各種布線資源和專用時(shí)鐘、復(fù)位等控制信號(hào)線。 （ 5）底層嵌入式功能單元 嵌入式功能單元指的是那些通用成都較高的嵌入式功能模塊。 （ 6）內(nèi)嵌專用硬核 指的是硬核主要是那些通 用性相對(duì)較弱的，不是每個(gè) FPGA 都含有硬核。 QuartusⅡ的介紹 Alter 公司的 QuartusⅡ軟件是一種集編輯、變異、綜合、布局布線、仿真與器件編程于一體的集成設(shè)計(jì)環(huán)境。 QuartusⅡ軟件支持基于 VHDL 與 Verilog HDL 等硬件描述語(yǔ)言的設(shè)計(jì)和基于圖形的設(shè)計(jì)，內(nèi)部嵌有 VHDL 和 Verilog HDL 的邏輯綜合器，也支持利用第三方的綜合工具進(jìn)行邏輯綜合。 表 QuartusⅡ圖形用戶界面的功能和與其對(duì)應(yīng)的軟件工具。 基本功能 擴(kuò)展功能 設(shè)計(jì) 輸入 文本編輯器 模塊 /符號(hào)編輯器 宏 單元插入管理器 系統(tǒng) 級(jí)設(shè) 計(jì) SOPC Builder DSP Builder 設(shè)計(jì) 綜合 分析和綜合 設(shè)計(jì)助手 RTL 查看器 軟件 開(kāi)發(fā) Software Builder 第 8 頁(yè) （共 41 頁(yè)） 技術(shù)映像查看器 增量式綜合 約束 輸入 分配編輯器 引腳規(guī)劃期 設(shè)置對(duì)話框 平面布圖編輯器 設(shè)計(jì)分區(qū)窗口 基于 模塊 設(shè)計(jì) Logiclock 窗口 平面布圖編輯器 VQW Writer EDA 界面 EDA Netlist Writer 布局布線 適配器 分配編輯器 平面布圖編輯器 增量式編譯 報(bào)告窗口 資源優(yōu)化 設(shè)計(jì)空 間管理器 芯片編輯器 功耗 分析 PowerPlay Power Analyser 工具 PowerPlay Early Power Estimator 時(shí)序逼近 平面布圖編輯器 LogicLock 窗口 時(shí)序優(yōu)化 設(shè)計(jì)空間管理器 增量式編譯 時(shí)序分析 時(shí)序分析儀 報(bào)告窗口 工藝映射查看器 調(diào)試 SignalTapⅡ SignalProbe 系統(tǒng)內(nèi)存儲(chǔ)器編輯器 RTL 查看器 工藝映射查看器 芯片編輯器 仿真驗(yàn)證 仿真器 波形編輯器 加載編程 匯編程序 編程器 轉(zhuǎn)換程序文件 工程 更改 管理 芯片編輯器 資源屬性編輯器 更改管理器 4 、 Altium Designer 概述 Altium Designer 是 Altium 公司推出的一體化的電子產(chǎn)品開(kāi)發(fā)系統(tǒng)，主要運(yùn)行在Windows XP 操作系統(tǒng)。這套軟件通過(guò)把原理圖設(shè)計(jì)、電路仿真、 PCB 繪制編輯、拓?fù)溥壿嬜詣?dòng)布線、信號(hào)完整性分析和設(shè)計(jì)輸出等技術(shù)的完美融合 。 Altium Designer 拓寬了板級(jí)設(shè)計(jì)的傳統(tǒng)界面，全面集成了 FPGA 設(shè)計(jì)功能，從而允許工程設(shè)計(jì)人員能將系統(tǒng)設(shè)計(jì)中的 FPGA 與 PCB 設(shè)計(jì)及嵌入式設(shè)計(jì)集成在一起 。 Altium Designer 將設(shè)計(jì)流第 9 頁(yè) （共 41 頁(yè)） 程、集成化 PCB 設(shè)計(jì)、可編程器件設(shè)計(jì)和基于處理器設(shè)計(jì)的嵌入式軟件開(kāi)發(fā)功能整合在一起的產(chǎn)品，一種同時(shí)進(jìn)行 PCB 和 FPGA 設(shè)計(jì)以及嵌入式設(shè)計(jì)的解決方案，具有將設(shè)計(jì)方案從概念轉(zhuǎn)變?yōu)樽罱K成品所需的全部功能。 VHDL 設(shè)計(jì)語(yǔ)言 VHDL 主要用于描述數(shù)字系統(tǒng)的結(jié)構(gòu)，行為，功能和接口。 VHDL 的程序結(jié)構(gòu)特點(diǎn)是將一項(xiàng)工程設(shè)計(jì)或設(shè)計(jì)實(shí)體，分成外部和內(nèi)部，涉及實(shí)體的內(nèi)部功能和算法完成部分。在對(duì)一個(gè)設(shè)計(jì)實(shí)體定義了外部界面后，只要完成內(nèi)部開(kāi)發(fā)，其他的設(shè)計(jì)就可以直接調(diào)用這個(gè)實(shí)體。 VHDL 語(yǔ)言主要具有 以下優(yōu)點(diǎn)： （ 1） VHDL 語(yǔ)言功能強(qiáng)大，設(shè)計(jì)方式多樣； （ 2） VHDL 語(yǔ)言具有強(qiáng)大的硬件描述能力； （ 3） VHDL 語(yǔ)言具有很強(qiáng)的移植能力； （ 4） VHDL 語(yǔ)言的設(shè)計(jì)描述與器件無(wú)關(guān)； （ 5） VHDL 語(yǔ)言程序易于共享和復(fù)用； 因此 VHDL 語(yǔ)言是一種描述、模擬、綜合、優(yōu)化和布線的標(biāo)準(zhǔn)硬件描述語(yǔ)言，從而減小硬件電路設(shè)計(jì)的工作量，縮短開(kāi)發(fā)周期。 從結(jié)構(gòu)上看， VHDL 具有相對(duì)清晰的結(jié)構(gòu)構(gòu)成。從程序開(kāi)始到結(jié)束，個(gè)部分結(jié)構(gòu)都具有特定的功能和語(yǔ)法結(jié)構(gòu)。 實(shí)體是設(shè)計(jì)中最基本的模塊，描述設(shè)計(jì)實(shí)體的外部 接口特性。由多個(gè)模塊構(gòu)成的設(shè)計(jì)實(shí)體中可能包含多個(gè)實(shí)體，其中包括一個(gè)頂層實(shí)體和處于底層的底層實(shí)體，底層實(shí)體可以作為組件例化到高層次實(shí)體中，頂層實(shí)體可以對(duì)應(yīng)于芯片的外部引腳定義。 第 10 頁(yè) （共 41 頁(yè)） 結(jié)構(gòu)體用于描述實(shí)體所代表的系統(tǒng)內(nèi)部的結(jié)構(gòu)和行為。每個(gè)實(shí)體都必須有至少一個(gè)結(jié)構(gòu)體與之相應(yīng)。結(jié)構(gòu)體定義了設(shè)計(jì)實(shí)體的具體功能實(shí)現(xiàn)，規(guī)定了設(shè)計(jì)實(shí)體的數(shù)據(jù)流程，制定了實(shí)體內(nèi)部元件的連接關(guān)系。 庫(kù)是用來(lái)存放已經(jīng)編譯過(guò)的實(shí)體、結(jié)構(gòu)體、程序包等數(shù)據(jù)集合。庫(kù)和程序包的作用就是使得設(shè)計(jì)者可以共享已經(jīng)編譯過(guò)的設(shè)計(jì)結(jié)果，在程序包中，用戶可以定義一些公用的子程 序、常量和自定義數(shù)據(jù)類型。 在 VHDL 中數(shù)據(jù)類型、常量及子程序在實(shí)體聲明和機(jī)構(gòu)體內(nèi)定義，而這些數(shù)據(jù)類型、常量及子程序?qū)ζ渌O(shè)計(jì)實(shí)體是不可見(jiàn)的。 配置就是從與某個(gè)實(shí)體對(duì)應(yīng)的多個(gè)結(jié)構(gòu)體重選定一個(gè)作為具體實(shí)現(xiàn)。它可以作用實(shí)現(xiàn)對(duì)應(yīng)多個(gè)結(jié)構(gòu)體，即多種實(shí)現(xiàn)方式。 LPC3250 介紹 LPC3250 嵌入式微控制器滿足低功耗，高性能。 NXP 通過(guò)使用 90 納米的處理技術(shù)，將一個(gè)帶有矢量浮點(diǎn)協(xié)處理器的 ARM926EJS CPU 內(nèi)核與一系列包括 USB OnTheGo在內(nèi)的標(biāo)準(zhǔn)外設(shè)結(jié)合起來(lái)，從而實(shí)現(xiàn) LPC3250 的性能目標(biāo) 。 LPC3250 可工作在高于266MHz 的 CPU 頻率下。 LPC3250 采用 NXP 半導(dǎo)體先進(jìn)的開(kāi)發(fā)技術(shù)優(yōu)化內(nèi)在功率實(shí)現(xiàn)低功耗，并使用增強(qiáng)型的軟件控制結(jié)構(gòu)使基于功率管理的應(yīng)用得到優(yōu)化。 LPC3250 包含有 256KB 的片內(nèi)靜態(tài) RAM、 NAND Flash 接口、以太網(wǎng) MAC、 1 個(gè)支持 STN 和 TFT 面板的 LCD 控制器、 1 個(gè)支持 SDR 和 DDR SDRAM 以及靜態(tài)設(shè)備的外部總線接口、 全速接口、 7 個(gè) UART、 2 個(gè) I2C 接口、 2 個(gè) SPI/SSP 端口、 2個(gè) I2S 接口、 2 個(gè)多通道 PWM、 4 個(gè)帶有捕獲輸入和比較輸出 的通用定時(shí)器、加密數(shù)字（ SD）接口和帶有觸屏感應(yīng)選項(xiàng)的 10 位 A/D 轉(zhuǎn)換器。 LPC3250 含有 1 個(gè)主機(jī)中斷控制器（ MIC）和 2 個(gè)從機(jī)中斷控制器（ SIC），支持74 個(gè)中斷源，高達(dá) 18 個(gè)外部中斷。中斷控制器是通過(guò) FAB 總線訪問(wèn)的，中斷控制器的內(nèi)部連接，如圖 所示： 第 11 頁(yè) （共 41 頁(yè)） 圖 中斷控制器內(nèi)部連接圖 如圖所示，中斷控制器的輸入是異步的，在加工前同步。中斷控制器的輸出驅(qū)動(dòng)器的 FIQ 和 IRQ 輸入到 CPU。所有的外部中斷引腳連接著步電路兩個(gè)小組的中斷的控制器（ SIC1 SIC2）。 SICs 的四個(gè)中斷輸出連接到主 中斷控制器（ MIC） 4 個(gè)中斷輸入，其應(yīng)始終配置上的 MIC 輸入低電平有效水平。所有中斷都可以被編程為一個(gè)特定的極性。如果設(shè)置觸發(fā)邊緣，直到被清除激活的中斷狀態(tài)存儲(chǔ)由主機(jī)。每個(gè)中斷源可以單獨(dú)屏蔽和屏蔽之前和之后都可以讀取中斷狀態(tài)。每個(gè)中斷源設(shè)置為產(chǎn)生一個(gè) IRQ 或 FIQ。 SIC寄存器 AP