【正文】 級中斷結(jié)構(gòu)，全雙工串行口，片內(nèi)晶振及時鐘電路。另外，STC89C52可降至0Hz靜態(tài)邏輯操作，支持2種軟件可選擇節(jié)電模式?？臻e模式下，CPU 停止工作，允許RAM、定時器/計數(shù)器、串口、中斷繼續(xù)工作。掉電保護(hù)方式下，RAM內(nèi)容被保存，振蕩器被凍結(jié)，單片機(jī)一切工作停止，直到下一個中斷或硬件復(fù)位為止。（2）FM芯片簡介 TEA5767芯片簡介FM模塊的控核心芯片采用飛利浦公司的TEA5767數(shù)字立體聲FM芯片，該芯片把所有的FM功能都集成到一個不足6*6平方米的用HVQFN40封裝的小方塊中。~，典型值是3V；RF接收頻率范圍是76~108MHz，(最強(qiáng)信號+噪聲)/噪聲的值在60dB左右，%左右；雙聲道音頻輸出的電壓在60~90mV左右。芯片的引腳分布及其引腳定義分別見圖（3）和表（1），圖（4）是芯片的應(yīng)用結(jié)構(gòu)框圖。圖（3）TEA5767芯片引腳分布管腳定義管腳定義1 空腳21空腳2鎖相環(huán)輸出22左聲道輸出3本振23右聲道輸出4本振24軟靜音時間常數(shù)5本振電源25檢波輸出6數(shù)字地26基準(zhǔn)7數(shù)字電源27中頻中心頻率調(diào)整時間常數(shù)8數(shù)據(jù)線28中頻限幅器退藕19時鐘線29中頻限幅退藕210空腳30空腳11三線讀寫控制31空腳12總線模式選擇32增益控制13總線使能端33模擬地14軟口134模擬電源15軟口235射頻輸入116晶振36高頻地17晶振37射頻輸入218相位濾波38高放AGC時間常數(shù)19導(dǎo)頻低通濾波39鎖相環(huán)開關(guān)輸出20空腳40空腳表（1） TEA5767管腳定義圖（4）TEA5767應(yīng)用結(jié)構(gòu)框圖參見內(nèi)部結(jié)構(gòu)框圖，TEA5767主要具有以下特征：（1）集成高靈敏度的低噪聲放大器。（2），并且可預(yù)設(shè)接收日本108MHz的電視音頻信號的能力。（3） 射頻具有自動增益控制功能，并且LC調(diào)諧振蕩器只需固定片裝電感。（4）內(nèi)置的FM解調(diào)器可以省去外部鑒頻器，并且FM的中頻選擇性可以在芯片內(nèi)部完成。（5）。（6）集成鎖相環(huán)調(diào)諧系統(tǒng)（7）可以通過I2C或三線串行總線來獲取中頻計數(shù)器值或接收的高頻信號電平，以便進(jìn)行自動調(diào)諧功能，本設(shè)計采用第一種方式，詳細(xì)的I2C通信介紹請見第5節(jié)。（8）SNC（立體聲噪音抑制）、HCC（高頻衰減控制）、靜音處理等可以通過串行數(shù)字接口進(jìn)行控制。（9）免費調(diào)諧立體聲解碼器。（10）自動調(diào)節(jié)溫度范圍（在VCCA,VCC(VCO)和VCCD=5V）。2．2 TEA5767 寄存器描述單片機(jī)和TEA5767進(jìn)行通信有兩種方式，一種是I2C模式，一種是三線模式，本設(shè)計采用I2C模式，I2C通信協(xié)議操作參見第5章。TEA5767的寄存器一共有五位，數(shù)據(jù)通信的讀寫順序為：地址——數(shù)據(jù)字節(jié)1——數(shù)據(jù)字節(jié)2——數(shù)據(jù)字節(jié)3——數(shù)據(jù)字節(jié)4——數(shù)據(jù)字節(jié)5，下面就對芯片的寄存器進(jìn)行詳細(xì)說明。芯片寄存器地址的格式如下：R/W=0為讀模式；R/W=1為寫模式 FM模塊介紹在方案設(shè)計時就已經(jīng)確定FM部分采用按照datasheet推薦的應(yīng)用設(shè)計電路圖生產(chǎn)的模塊。本設(shè)計FM模塊采用金秋實生產(chǎn)的B20C封裝的完整版收音機(jī)模塊，外接引腳只有10個，開發(fā)者只需要關(guān)注引腳而不需要關(guān)注模塊的內(nèi)部結(jié)構(gòu)，開發(fā)方便簡單。下圖（5）是模塊的引腳封裝和引腳功能簡介（引出引腳的功能和芯片引腳的定義完全相同）。圖（5）TEA5767模塊引腳圖引腳號符號簡介1ANT天線接口2MPXFM解調(diào)器MPX信號輸出（置空）3R右聲道輸出4L左聲道輸出5GND地6VCC電源正極7WR讀/寫模式（僅三線控制有效）8MODE總線模式選擇（1為三線模式；0為I2C模式）9CLK總線時鐘線輸入10DATA總線數(shù)據(jù)線輸入/輸出表（23）TEA5767引腳定義表（3）I2C總線簡介I2C總線是PHLIPS公司推出的一種串行總線，是具備多主機(jī)系統(tǒng)所需的包括總線裁決和高低速器件同步功能的高性能串行總線。它只有兩根雙向信號線，一根是數(shù)據(jù)線SDA，另一根是時鐘線SCL。典型的I2C結(jié)構(gòu)如圖（6）所示圖（6）典型的I2C總線結(jié)構(gòu)I2C總線需通過上拉電阻接正電源，當(dāng)總線空閑時，兩根線均為高電平。連到總線上的任一器件輸出的低電平，都將使總線的信號變低，即各器件的SDA及SCL都是線“與”關(guān)系。每個接到I2C總線上的器件都有唯一的地址。主機(jī)與其它器件間的數(shù)據(jù)傳送可以是由主機(jī)發(fā)送數(shù)據(jù)到其它器件，這時主機(jī)即為發(fā)送器。由總線上接收數(shù)據(jù)的器件則為接收器。在多主機(jī)系統(tǒng)中，可能同時有幾個主機(jī)企圖啟動總線傳送數(shù)據(jù)。為了避免混亂，I2C總線要通過總線仲裁，以決定由哪一臺主機(jī)控制總線。I2C總線的數(shù)據(jù)字節(jié)必需保證是8位長度。數(shù)據(jù)傳送時，先傳送最高位（MSB），每一個被傳送的字節(jié)后面都必須跟隨一位應(yīng)答位（即一幀共有9位）。 圖（7）是I2C總線字節(jié)傳送與應(yīng)答時序 圖（7）I2C總線字節(jié)傳送與應(yīng)答時序由于某種原因從機(jī)不對主機(jī)尋址信號應(yīng)答時（如從機(jī)正在進(jìn)行實時性的處理工作而無法接收總線上的數(shù)據(jù)），它必須將數(shù)據(jù)線置于高電平，而由主機(jī)產(chǎn)生一個終止信號以結(jié)束總線的數(shù)據(jù)傳送。如果從機(jī)對主機(jī)進(jìn)行了應(yīng)答，但在數(shù)據(jù)傳送一段時間后無法繼續(xù)接收更多的數(shù)據(jù)時，從機(jī)可以通過對無法接收的第一個數(shù)據(jù)字節(jié)的“非應(yīng)答”通知主機(jī)，主機(jī)則應(yīng)發(fā)出終止信號以結(jié)束數(shù)據(jù)的繼續(xù)傳送。當(dāng)主機(jī)接收數(shù)據(jù)時，它收到最后一個數(shù)據(jù)字節(jié)后，必須向從機(jī)發(fā)出一個結(jié)束傳送的信號。這個信號是由對從機(jī)的“非應(yīng)答”來實現(xiàn)的。然后，從機(jī)釋放SDA線，以允許主機(jī)產(chǎn)生終止信號。I2C總線上傳送的數(shù)據(jù)信號是廣義的，既包括地址信號，又包括真正的數(shù)據(jù)信號。在起始信號后必須傳送一個從機(jī)的地址（7位），第8位是數(shù)據(jù)的傳送方向位（R/T），用“0”表示主機(jī)發(fā)送數(shù)據(jù)（T），“1”表示主機(jī)接收數(shù)據(jù)（R）。每次數(shù)據(jù)傳送總是由主機(jī)產(chǎn)生的終止信號結(jié)束。但是，若主機(jī)希望繼續(xù)占用總線進(jìn)行新的數(shù)據(jù)傳送，則可以不產(chǎn)生終止信號，馬上再次發(fā)出起始信號對另一從機(jī)進(jìn)行尋址。 在總線的一次數(shù)據(jù)傳送過程中，可以有以下三種組合方式：（1）主機(jī)向從機(jī)發(fā)送數(shù)據(jù)，數(shù)據(jù)傳送方向在整個傳送過程中不變： A表示應(yīng)答， A非表示非應(yīng)答（高電平）。S表示起始信號，P表示終止信號（下同）。（2）主機(jī)在第一個字節(jié)后，立即從從機(jī)讀數(shù)據(jù)（3）在傳送過程中，當(dāng)需要改變傳送方向時，起始信號和從機(jī)地址都被重復(fù)產(chǎn)生一次，但兩次讀/寫方向位正好反相。I2C總線的尋址在協(xié)議有明確的規(guī)定：采用7位的尋址字節(jié)（尋址字節(jié)是起始信號后的第一個字節(jié)），尋址字節(jié)的位定義如下其中D7～D1位組成從機(jī)的地址。D0位是數(shù)據(jù)傳送方向位，為“0”時表示主機(jī)向從機(jī)寫數(shù)據(jù)，為“1”時表示主機(jī)由從機(jī)讀數(shù)據(jù)。主機(jī)發(fā)送地址時，總線上的每個從機(jī)都將這7位地址碼與自己的地址進(jìn)行比較，如果相同，則認(rèn)為自