【正文】 電壓信號放大，將大電壓信號衰減使之符合ADC的輸入電壓范圍。因此，需要對電壓大小不同的信號進行增益調(diào)整。通?？梢允褂迷鲆婵烧{(diào)的放大電路。需要注意的是放大電路的增益系數(shù)和頻帶的關(guān)系。同時，為防止ADC因輸入大的電壓信號而燒毀，可以加入限幅電路。因此信號在進入模數(shù)轉(zhuǎn)換之前加入一個輸入調(diào)理電路，對輸入信號進行處理以達到數(shù)模轉(zhuǎn)換器的轉(zhuǎn)換要求。在簡易圖形記錄儀中，模數(shù)轉(zhuǎn)換電路在給定采樣時鐘的節(jié)拍下把輸入模擬信號轉(zhuǎn)換為離散的數(shù)據(jù)值；A/D轉(zhuǎn)換器始終以最高取樣率進行工作。ADC參數(shù)的選取需要考慮多方面的因素；ADC的取樣頻率取決于待測信號的頻率范圍，或者圖形記錄儀對掃描速度的要求；輸入的模擬信號為一路模擬信號。根據(jù)這兩個條件選擇合適的ADC芯片。數(shù)字信號保存到存儲器中，RAM的容量取決于每次采樣的采樣點數(shù)，這和水平分辨率相關(guān)。寫入RAM的數(shù)據(jù)來自于ADC，讀出之后再經(jīng)過單片機處理進行圖形的重組，然后在液晶顯示器上進行顯示。綜合以上分析，擬采用一種簡單可行的方法，直接由單片機控制采樣，按鍵，存儲器的讀寫操作及液晶顯接口。3 系統(tǒng)硬件電路的設(shè)計 單片機系統(tǒng)主要完成系統(tǒng)的人機接口和對整個系統(tǒng)的控制功能。單片機采用的AT89C55單片機，AT89C55，它是美國ATMEL公司生產(chǎn)的低電壓，高性能CMOS8位單片機，片內(nèi)含20kbytes 的可反復(fù)擦寫的Flash只讀程序存儲器（ROM）和256*8bytes的隨機存取數(shù)據(jù)存儲器（RAM），器件采用ATMEL公司的高密度、非易失性存儲技術(shù)生產(chǎn)，與標準MCS51指令系統(tǒng)及8052產(chǎn)品引腳兼容，片內(nèi)置通用8 位中央處理器（CPU）和Flash存儲單元，功能強大AT89C55單片機適合于許多較為復(fù)雜控制應(yīng)用場合。 AT89C55的標準提供了以下功能：20480字節(jié)的閃存，256內(nèi)存，32個字節(jié)/ O線，三個16位定時器/計數(shù)器，6向量兩級中斷結(jié)構(gòu)，全雙工串行端口，片上振蕩器和時鐘電路。此外，AT89C55的目的是為降低到零頻率靜態(tài)邏輯，支持兩種軟件可選省電模式?？臻e模式停止的CPU，同時允許RAM工作，定時器/計數(shù)器，串行端口和中斷系統(tǒng)繼續(xù)運作。運作。在掉電模式保存RAM的內(nèi)容，但凍結(jié)振蕩器，禁用直到下一個硬件復(fù)位所有其他片上功能運作。 圖31AT89C55單片機方框圖圖32單片機外圍擴展電路圖 A/D轉(zhuǎn)換電路 ADC芯片的選取根據(jù)設(shè)計的要求，輸入的模擬數(shù)據(jù)的一個一路的8位模擬量，故A\D轉(zhuǎn)換器要選取8位的A\D轉(zhuǎn)換器，由于要使模擬信號在A\D轉(zhuǎn)換期間信號不變，保持在開始轉(zhuǎn)換的值，故A\D轉(zhuǎn)換器也要帶采樣保存電路，以保證信號在轉(zhuǎn)換期間保持不變，使設(shè)計的圖形誤差更小。要正確的顯示圖形，就要把轉(zhuǎn)換后的數(shù)據(jù)按著輸入模擬量的時序逐位傳送，傳輸時，傳送和接收兩方均要有約定，以統(tǒng)一格式傳送和接收數(shù)據(jù)。綜上所述，A\D轉(zhuǎn)換芯片選TLC549更合適。 TLC549是美國德州儀器公司生產(chǎn)的8位串行A\D轉(zhuǎn)換芯片，可與通用微處理器，控制器通過CLK， OUT三條口線進行串行借口。具有4MHZ片內(nèi)系統(tǒng)時鐘和軟，硬件控制電路，轉(zhuǎn)換時間最長17MS,TLC549為40000次、S?？偸д{(diào)誤差最大為177。，典型功耗值為6MW。采用查分參考電壓高阻抗輸入，抗干擾，可按比例量程度校準轉(zhuǎn)換范圍，VREF接地，VREF+－VREF≥1V，可用嬌小信號的采樣。 LC549的工作原理 TLC549均有片內(nèi)系統(tǒng)時鐘，該時鐘與I/O CLOCK是獨立工作的，無須特殊的速度或相位匹配。當CS為高時，數(shù)據(jù)輸出(DATA OUT)端處于高阻狀態(tài)，此時I/O CLOCK不起作用。這種CS控制作用允許在同時使用多片TLC549時，共用I/O CLOCK，以減少多路(片)A/D并用時的I/O控制端口。一組通常的控制時序為： (1)將CS置低。內(nèi)部電路在測得CS下降沿后，再等待兩個內(nèi)部時鐘上升沿和一個下降沿后，然后確認這一變化，最后自動將前一次轉(zhuǎn)換結(jié)果的最高位(D7)位輸出到DATA OUT端上。 (2) 前四個I/O CLOCK周期的下降沿依次移出第4和第5個位(DDDD3)，片上采樣保持電路在第4個I/O CLOCK下降沿開始采樣模擬輸入。 (3)接下來的3個I/O CLOCK周期的下降沿移出第8(DDD0)個轉(zhuǎn)換位， (4)最后，片上采樣保持電路在第8個I/O CLOCK周期的下降沿將移出第8(DDD0)個轉(zhuǎn)換位。保持功能將持續(xù)4個內(nèi)部時鐘周期，然后開始進行32個內(nèi)部時鐘周期的A/D轉(zhuǎn)換。第8個I/O CLOCK后，CS必須為高，或I/O CLOCK保持低電平，這種狀態(tài)需要維持36個內(nèi)部系統(tǒng)時鐘周期以等待保持和轉(zhuǎn)換工作的完成。如果CS為低時I/O CLOCK上出現(xiàn)一個有效干擾脈沖，則微處理器/控制器將與器件的I/O時序失去同步；若CS為高時出現(xiàn)一次有效低電平，則將使引腳重新初始化，從而脫離原轉(zhuǎn)換過程。 在36個內(nèi)部系統(tǒng)時鐘周期結(jié)束之前，實施步驟(1)－(4)，可重新啟動一次新的A/D轉(zhuǎn)換，與此同時，正在進行的轉(zhuǎn)換終止，此時的輸出是前一次的轉(zhuǎn)換結(jié)果而不是正在進行的轉(zhuǎn)換結(jié)果。 若要在特定的時刻采樣模擬信號，應(yīng)使第8個I/O CLOCK時鐘的下降沿與該時刻對應(yīng)，因為芯片雖在第4個I/O CLOCK時鐘下降沿開始采樣，卻在第8個I/O CLOCK的下降沿開始保存。 TLC549的內(nèi)部邏輯結(jié)構(gòu)乳圖33所示圖33 TLC549的內(nèi)部邏輯結(jié)構(gòu)由于設(shè)計要求用一路模擬輸入，所以就選TLC549作為AD轉(zhuǎn)換模塊。TLC549的引腳配置圖如下圖34. 圖34 引腳配置圖 TLC549的仿真電路如圖35所示。 圖35 TLC549的仿真電路 TLC549的控制程序unsigned char TLC549ADC(void){ static unsigned char i,tmpData=0。 AD_CS=0。 for(i=0。i8。i++) { AD_CLK=1。 _nop_()。 AD_CLK=0。 _nop_()。 } AD_CS=1。 tmpData=8。 //waitting for 17us while(tmpData)。 AD_CS=0。 for(i=0。i8。i++) { AD_CLK=1。 _nop_()。 tmpData=1。 tmpData+=(unsigned char)AD_DATA。 AD_CLK=0。 _nop_()。 } AD_CS=1。 return (tmpData)。}信號調(diào)理主要是對輸入的一路模擬信號正負處理。輸入信號經(jīng)過反向放大器U8放大到輸入時候的一半，所有的信號都變成了負信號。然后又經(jīng)過反向放大器U7把所有的負信號變成了正信號。最后輸入數(shù)模轉(zhuǎn)換器TLC549，把模擬信號轉(zhuǎn)換成數(shù)字信號。信號輸入的調(diào)理電路如圖36所示。 圖36 輸入調(diào)理電路輸入信號經(jīng)過調(diào)理電路的信號變化圖形如圖37所示 圖 37 信號變化圖形 存儲單元電路的設(shè)計 存儲芯片的選取 圖形記錄儀存儲一個流動的圖形，采樣的時間很長，所以要的存儲空間就要很大。我們就選取24C512B存儲器，它的存儲空間為64K，可以存儲大量的信息。24C512B的特性： 低電壓和標準電壓工作 – (VCC= ) – (VCC= ) 內(nèi)部有組織65,536 x 8 兩線串行接口 施密特觸發(fā)器輸入濾波抑制噪聲 雙向數(shù)據(jù)傳輸協(xié)議 1 MHz (, ), 400千赫()兼容性 寫保護硬件和軟件數(shù)據(jù)保護品 128byte頁寫模式（部分頁寫允許） 自定時寫周期(5 ms最大值） 高可靠性–耐力：1,000,000寫周期–數(shù)據(jù)保存：40年 概述： 24C512B是一個16位串行400KHzI2C，內(nèi)部含有64K個字節(jié)，CATALYST公司的先進技術(shù)實質(zhì)上減少了器件的功耗，24C16有一個16頁的寫緩沖器，該器件通過I2C總線借口進行操作，有一個專門的寫保護功能。的引腳配置表如下表1 24C512B引腳配置表 1引腳名稱功能 A0A2地址輸入 SDA串行數(shù)據(jù) SCL串行時鐘輸入 WP寫保護24C512B的內(nèi)部方框圖如下圖38 圖38 24C512B的內(nèi)部方框圖24C512B功能描述： 24C512B支持I2C數(shù)據(jù)總線傳輸協(xié)議，I2C總線協(xié)議規(guī)定，任何將數(shù)據(jù)傳送到總線的器件作為發(fā)生器。任何從總線接收數(shù)據(jù)的器件作為接收器，數(shù)據(jù)傳送是由產(chǎn)生串行時鐘和所有起止信號的主遷建控制的。主器件和從器件都可以作為發(fā)送器和接收器。但由主器件控制傳送數(shù)據(jù)的模式，通過器件地址輸入端A0,A1,A2可以實現(xiàn)多個24C512B