【正文】 碼描述來進行復(fù)雜控制邏輯艄設(shè)計，靈活且方便，而且也便于設(shè)計結(jié)果的交流、保存和重用。（3）VHDL的設(shè)計不依賴于特定的器件，方便了工藝的轉(zhuǎn)換。（4）VHDL是一個標準語言，為眾多的EDA廠商支持，因此移植性好。用VHDL語言編程實現(xiàn)數(shù)字電子系統(tǒng)硬件設(shè)計容易做到技術(shù)共享。他人用VHDL語言實現(xiàn)了IP模塊和軟核（soft core），程序包（package）和設(shè)計庫（library）很容易移植到自己的系統(tǒng)設(shè)計中。許多設(shè)計不用從頭開始，少花錢辦快事，縮短產(chǎn)品設(shè)計周期，加速產(chǎn)品更新，提高設(shè)計效益，這也是VHDL語言得到廣泛應(yīng)用的重要原因。值得指出的是：Verilog－HDL等硬件描述語言獲得較為廣泛的應(yīng)用。但最適合于用CPLD＆VHDL等器件實現(xiàn)數(shù)字電子系統(tǒng)設(shè)計的硬件描述語言當(dāng)屬于VHDL。