多波形信號(hào)發(fā)生器控制與驅(qū)動(dòng)電路設(shè)計(jì)畢業(yè)論文-文庫(kù)吧
2025-06-12 15:22 本頁(yè)面
【正文】 等本身的不斷進(jìn)步都極大刺激了頻率合成器技術(shù)的發(fā)展?？梢灶A(yù)料，隨著低價(jià)格、高時(shí)鐘頻率、高性能的新一代DDS芯片問(wèn)世，DDS的應(yīng)用前景將不可估量！硬件電路：此次設(shè)計(jì)主要是以高頻精密函數(shù)信號(hào)發(fā)生器MAX038為中心器件，再輔以大規(guī)模集成分頻器MC145151來(lái)構(gòu)成基本的輸出頻率，當(dāng)然還有控制器件AT89C51來(lái)控制頻率的輸出。 第二章 信號(hào)發(fā)生器多種方案的比較說(shuō)明:由于開始想到了曾經(jīng)做過(guò)的課程設(shè)計(jì)里，有過(guò)波形的相互轉(zhuǎn)換，且方波很容易實(shí)現(xiàn)，所以選擇了先產(chǎn)生方波，然后再由方波通過(guò)轉(zhuǎn)換為三角波、正弦波。轉(zhuǎn)換方法很多，現(xiàn)各只選一種介紹，具體實(shí)現(xiàn)電路如下。 方波產(chǎn)生電路 使輸入電壓經(jīng)過(guò)一定的外圍參數(shù)構(gòu)成的電壓比較器，高于參考電壓為地，如果正向輸入端電壓高于接地端，輸出高電平，反之，輸出低電平，產(chǎn)生方波。 圖21 方波產(chǎn)生電路 方波變?nèi)遣? 如圖22，由集成運(yùn)放和外圍電路構(gòu)成的是積分電路，對(duì)輸入端積分后輸出。對(duì)方波積分就得到三角波。 圖22 方波轉(zhuǎn)換為三角波 方波轉(zhuǎn)換為正弦波用電阻和電容接成RC濾波電路。在R1和C1過(guò)后的節(jié)點(diǎn)處波形是三角波，最后輸出是正弦波。 圖23 方波轉(zhuǎn)換成正弦波電路圖 方案二 利用單片機(jī)編程的方法來(lái)實(shí)現(xiàn)波形的輸出。可選用AT89C51通過(guò)軟件來(lái)產(chǎn)生原始信號(hào)（方波、三角波、正弦波），輸出相應(yīng)波形的數(shù)字信號(hào)，再用D/A轉(zhuǎn)換器輸出相應(yīng)波形的模擬信號(hào)。用DAC0832將輸出的數(shù)字信號(hào)轉(zhuǎn)換為模擬信號(hào)，再經(jīng)過(guò)兩級(jí)模擬放大后輸出?？梢允褂冒存I掃描來(lái)實(shí)現(xiàn)波形和頻率的變化。圖24 電路圖 方案三由于電路設(shè)計(jì)過(guò)于復(fù)雜，不在此畫出，只簡(jiǎn)述流程。(1)設(shè)計(jì)流程將系統(tǒng)時(shí)鐘50MHz送入預(yù)分頻模塊，輸出為220Hz。后將其送入DDS累加器作為它的時(shí)鐘信號(hào)。DDS累加器的步長(zhǎng)由累加步長(zhǎng)控制模塊控制，設(shè)計(jì)頻率顯示模塊顯示輸出頻率。將DDS累加器數(shù)據(jù)前8位送入ROM進(jìn)行相位到幅值的轉(zhuǎn)換，ROM輸出經(jīng)過(guò)DAC和低通濾波器，最后用示波器顯示波形。(2) 功能模塊連接圖按鍵選擇步長(zhǎng)選擇 累加步長(zhǎng) 控制模塊 預(yù)分頻模塊 32 位DDS累加器模塊20 位波性存儲(chǔ)器模塊頻率顯示模塊 D/A轉(zhuǎn)換器 低通濾波器圖25 方案四選用MAX038為產(chǎn)生基本波形（方波、三角波、正弦波）的中心芯片，再以MC145151分頻器合成需要的頻率，由AT89C51控制，使輸出一定頻率的信號(hào)波形。方案最終選擇：方案一：雖然原理簡(jiǎn)單，但主要問(wèn)題是無(wú)法解決頻率連續(xù)變換。方案二：原理和硬件都比較簡(jiǎn)單，但是信號(hào)波形由于是軟件實(shí)現(xiàn)，所以容易受到 干擾，故輸出波形不穩(wěn)定。方案三: 雖然功能齊全，波形穩(wěn)定，但是原理和電路都比較復(fù)雜且大多數(shù)功能在 平常的實(shí)驗(yàn)檢測(cè)中用不到，造成浪費(fèi)方案四：原理簡(jiǎn)單且波形輸出穩(wěn)定，也可以滿足日常的試驗(yàn)檢測(cè)。綜上所述 選擇方案四比較符合本次設(shè)計(jì)的理念第3章 信號(hào)發(fā)生器的主要元器件介紹AT89C51是一種帶4K字節(jié)閃爍可編程可擦除只讀存儲(chǔ)器（FPEROM—FalshProgrammableandErasableReadOnlyMemory）的低電壓，高性能CMOS8位微處理器，俗稱單片機(jī)。該器件采用ATMEL高密度非易失存儲(chǔ)器制造技術(shù)制造，與工業(yè)標(biāo)準(zhǔn)的MCS51指令集和輸出管腳相兼容。由于將多功能8位CPU和閃爍存儲(chǔ)器組合在單個(gè)芯片中，ATMEL的AT89C51是一種高效微控制器，為很多嵌入式控制系統(tǒng)提供了一種靈活性高且價(jià)廉的方案。 圖31 AT89C51管腳圖VCC：供電電壓。GND：接地。P0口：P0口為一個(gè)8位漏級(jí)開路雙向I/O口，每腳可吸收8TTL門電流。當(dāng)P1口的管腳第一次寫1時(shí)，被定義為高阻輸入。P1口：P1口是一個(gè)內(nèi)部提供上拉電阻的8位雙向I/O口，P1口緩沖器能接收輸出4TTL門電流。P1口管腳寫入1后，被內(nèi)部上拉為高，可用作輸入，P1口被外部下拉為低電平時(shí)，將輸出電流，這是由于內(nèi)部上拉的緣故。P2口：P2口為一個(gè)內(nèi)部上拉電阻的8位雙向I/O口，P2口緩沖器可接收，輸出4個(gè)TTL門電流，當(dāng)P2口被寫“1”時(shí)，其管腳被內(nèi)部上拉電阻拉高，且作為輸入。并因此作為輸入時(shí)，P2口的管腳被外部拉低，將輸出電流。P3口：P3口管腳是8個(gè)帶內(nèi)部上拉電阻的雙向I/O口，可接收輸出4個(gè)TTL門電流。當(dāng)P3口寫入“1”后，它們被內(nèi)部上拉為高電平，并用作輸入。RST：復(fù)位輸入。當(dāng)振蕩器復(fù)位器件時(shí)，要保持RST腳兩個(gè)機(jī)器周期的高電平時(shí)當(dāng)8051通電，時(shí)鐘電路開始工作，在RESET引腳上出現(xiàn)24個(gè)時(shí)鐘周期以上的高電平，系統(tǒng)即初始復(fù)位。初始化后，程序計(jì)數(shù)器PC指向0000H，P0P3輸出口全部為高電平，堆棧指鐘寫入07H，其它專用寄存器被清“0”。RESET由高電平下降為低電平后，系統(tǒng)即從0000H地址開始執(zhí)行程序。然而，初始復(fù)位不改變RAM（包括工作寄存器R0R7）的狀態(tài)。ALE/PROG：當(dāng)訪問(wèn)外部存儲(chǔ)器時(shí)，地址鎖存允許的輸出電平用于鎖存地址的地位字節(jié)。在FLASH編程期間，此引腳用于輸入編程脈沖。在平時(shí)，ALE端以不變的頻率周期輸出正脈沖信號(hào)，此頻率為振蕩器頻率的1/6。因此它可用作對(duì)外部輸出的脈沖或用于定時(shí)目的。PSEN：外部程序存儲(chǔ)器的選通信號(hào)。在由外部程序存儲(chǔ)器取指期間，每個(gè)機(jī)器周期兩次/PSEN有效。但在訪問(wèn)外部數(shù)據(jù)存儲(chǔ)器時(shí)，這兩次有效的/PSEN信號(hào)將不出現(xiàn)。EA/VPP：當(dāng)/EA保持低電平時(shí)，則在此期間外部程序存儲(chǔ)器（0000HFFFFH），不管是否有內(nèi)部程序存儲(chǔ)器。注意加密方式1時(shí)，/EA將內(nèi)部鎖定為RESET；當(dāng)/EA端保持高電平時(shí)，此間內(nèi)部程序存儲(chǔ)器。在FLASH編程期間，此引腳也用于施加12V編程電源（VPP）。XTAL1：反向振蕩放大器的輸入及內(nèi)部時(shí)鐘工作電路的輸入。XTAL2：來(lái)自反向振蕩器的輸出。 分頻器MC145151 MC14515l的結(jié)構(gòu)和原理 圖32 MC145151管腳圖MC145l51是28腳陶瓷或塑料封裝形， 由14位并行輸入數(shù)據(jù)線編程的鎖相環(huán)頻率合成器。它含有參考振蕩器。參考分頻器（有8種可供選擇的分頻比)，程序分頻器(分頻比范圍3～16383)，還含有數(shù)字鑒相器。MC145151的一個(gè)特點(diǎn)是它內(nèi)部具有控制收發(fā)差頓的功能，因此它主要用在通訊機(jī)上作頻率臺(tái)成器 ：fi n (1腳)；N計(jì)數(shù)器輸入端：Vss (2腳)； 接地；VDD (3腳)；電源正端；PDout (4腳)：鑒相器三態(tài)單端輸出；電路鎖定時(shí)， fv= fR相位差為一常數(shù)。當(dāng)fV相位超前時(shí),PDout輸出負(fù)脈沖； 當(dāng)fv相位滯后時(shí)，PDout輸出正脈沖。PDout輸出的脈沖串經(jīng)環(huán)路濾波后變成直硫信號(hào)，直接控制VCO的變?nèi)莨堋A0、RA1，RA2(7腳)：參考地址碼輸入端。由這三個(gè)輸入端信息所建立的碼可確定如下參考分頻比。ΦR、ΦV(9腳)：鑒相器雙端輸出；fv(1O腳)：247。N計(jì)數(shù)器的輸出端；N0～N13(11至20及22至25腳
環(huán)評(píng)公示相關(guān)推薦
鄂ICP備17016276號(hào)-1