【正文】 會(huì)降低圖像的分辨率，使用3 片CCD（分光棱鏡形式），不僅結(jié)構(gòu)復(fù)雜，而且成本大幅增加。而FOVEON X3技術(shù)可以在一個(gè)像素上通過(guò)不同的深度來(lái)感應(yīng)色彩信息，它是根據(jù)硅對(duì)不同波長(zhǎng)光線的吸收效應(yīng)來(lái)實(shí)現(xiàn)一個(gè)像素感應(yīng)全部色彩信息的。利用這項(xiàng)革新技術(shù)可以使CMOS傳感器提供更加銳利的圖像，更好的色彩和更低的設(shè)備成本。目前CMOS圖像傳感器在圖像噪聲和成像質(zhì)量方面還存在著一定的問(wèn)題，如能解決好這兩個(gè)問(wèn)題，則CMOS 圖像傳感器技術(shù)將會(huì)更加趨于成熟，相信未來(lái)會(huì)有更加廣闊的前景。OV7620是一種帶A/D轉(zhuǎn)換的CMOS圖像傳感器，它包括一個(gè)664*492元像素的感光陣列，同時(shí)集成了幀（行）控制電路、視頻時(shí)序產(chǎn)生電路、模擬信號(hào)處理電路、A/D轉(zhuǎn)換電路、I2C編程接口等部件，可根據(jù)需要輸出多種標(biāo)準(zhǔn)的視頻信號(hào)[7]。圖3 圖象采集信號(hào)時(shí)序 OV7620工作方式和輸出格式非常多,可以適應(yīng)不同的應(yīng)用場(chǎng)合,針對(duì)我們的較小系統(tǒng),采用了單通道Y輸出,以及逐行掃描的工作方式。這些工作方式的實(shí)現(xiàn)是通過(guò)MCU 的I2 C編程控制的。當(dāng)OV7620 設(shè)置工作方式穩(wěn)定后,它就會(huì)輸出視頻數(shù)據(jù),同時(shí)還有3個(gè)重要的參考信號(hào)輸出:幀同步信號(hào)SYNC,水平同步信號(hào)HREF,和像素時(shí)鐘信號(hào)PCLK[8]。參見(jiàn)圖3,每一個(gè)幀同步信號(hào)SYNC 周期包含480 個(gè)水平同步信號(hào)HREF脈沖,而每一個(gè)HREF周期包含640個(gè)PCLK時(shí)鐘脈沖。每一個(gè)PCLK時(shí)鐘輸出一個(gè)像素的視頻數(shù)據(jù)(8位標(biāo)準(zhǔn)的Bayer2pattern彩色RGB數(shù)據(jù)) 。 圖象存儲(chǔ)模塊一．FIFO存儲(chǔ)器簡(jiǎn)介FIFO( First In First Out)簡(jiǎn)單說(shuō)就是指先進(jìn)先出。由于微電子技術(shù)的飛速發(fā)展，新一代FIFO芯片容量越來(lái)越大，體積越來(lái)越小，價(jià)格越來(lái)越便宜。作為一種新型大規(guī)模集成電路，F(xiàn)IFO芯片以其靈活、方便、高效的特性，逐漸在高速數(shù)據(jù)采集、高速數(shù)據(jù)處理、高速數(shù)據(jù)傳輸以及多機(jī)處理系統(tǒng)中得到越來(lái)越廣泛的應(yīng)用。 在系統(tǒng)設(shè)計(jì)中，以增加數(shù)據(jù)傳輸率、處理大量數(shù)據(jù)流、匹配具有不同傳輸率的系統(tǒng)為目的而廣泛使用FIFO存儲(chǔ)器，從而提高了系統(tǒng)性能。FIFO存儲(chǔ)器是一個(gè)先入先出的雙口緩沖器，即第一個(gè)進(jìn)入其內(nèi)的數(shù)據(jù)第一個(gè)被移出，其中一個(gè)存儲(chǔ)器的輸入口，另一個(gè)口是存儲(chǔ)器的輸出口。對(duì)于單片F(xiàn)IFO來(lái)說(shuō)，主要有兩種結(jié)構(gòu)：觸發(fā)導(dǎo)向結(jié)構(gòu)和零導(dǎo)向傳輸結(jié)構(gòu)。觸發(fā)導(dǎo)向傳輸結(jié)構(gòu)的FIFO是由寄存器陣列構(gòu)成的，零導(dǎo)向傳輸結(jié)構(gòu)的FIFO是由具有讀和寫地址指針的雙口RAM構(gòu)成[9]?！　∫虼耍x擇合適的存儲(chǔ)芯片對(duì)于提高系統(tǒng)性能很重要，在以往的設(shè)計(jì)中經(jīng)常采用的是“乒乓型”存儲(chǔ)方式，這種方式就是采用兩片存儲(chǔ)器，數(shù)據(jù)首先進(jìn)入其中一片，當(dāng)數(shù)據(jù)滿時(shí)再讓數(shù)據(jù)進(jìn)入第二片存儲(chǔ)器，同時(shí)通過(guò)邏輯控制，將第一片存儲(chǔ)器中的數(shù)據(jù)取走，以此類推，兩片輪流對(duì)數(shù)據(jù)進(jìn)行緩存。這種方式有著較明顯的缺點(diǎn)，首先是控制復(fù)雜，要有專門的邏輯來(lái)維護(hù)這種輪流機(jī)制。其次，數(shù)據(jù)流的流向要不斷變化，限制了數(shù)據(jù)流的速率，還容易產(chǎn)生干擾。從數(shù)據(jù)傳輸上說(shuō)，緩存芯片容量越大，對(duì)后續(xù)時(shí)序要求就越低，可減少總線操作的頻次；但從數(shù)據(jù)存儲(chǔ)上說(shuō)，就意味著需要開(kāi)辟更大的內(nèi)存空間來(lái)進(jìn)行進(jìn)行緩沖，會(huì)增加計(jì)算機(jī)的內(nèi)存開(kāi)銷，而且容量越大，成本也越高。因此，在綜合考慮系統(tǒng)性能和成本的基礎(chǔ)上，選擇滿足系統(tǒng)需要的芯片即可。FIFO存儲(chǔ)器是系統(tǒng)的緩沖環(huán)節(jié)，如果沒(méi)有FIFO存儲(chǔ)器，整個(gè)系統(tǒng)就不可能正常工作，它主要有幾方面的功能[10]： (1）對(duì)連續(xù)的數(shù)據(jù)流進(jìn)行緩存，防止在進(jìn)機(jī)和存儲(chǔ)操作時(shí)丟失數(shù)據(jù)； (2）數(shù)據(jù)集中起來(lái)進(jìn)行進(jìn)機(jī)和存儲(chǔ)，可避免頻繁的總線操作，減輕CPU的負(fù)擔(dān)； (3）允許系統(tǒng)進(jìn)行DMA操作，提高數(shù)據(jù)的傳輸速度。這是至關(guān)重要的一點(diǎn)，如果不采用DMA操作，數(shù)據(jù)傳輸將達(dá)不到傳輸要求，而且大大增加CPU的負(fù)擔(dān)，無(wú)法同時(shí)完成數(shù)據(jù)的存儲(chǔ)工作。 FIFO又可以分為基于動(dòng)態(tài)存儲(chǔ)的DRAM和基于靜態(tài)的SRAM?；陟o態(tài)SRAM的優(yōu)點(diǎn)是不需要刷新電路，但容量小，需要多片才能存儲(chǔ)一幀數(shù)據(jù)；基于DRAM的優(yōu)點(diǎn)是容量大，只需一片就能存儲(chǔ)一幀數(shù)據(jù)；缺點(diǎn)是必須有刷新電路。高幀頻CMOS成像系統(tǒng)在全分辨率下最高工作幀頻為250ftp，圖像大小為640480像素，因此它的數(shù)據(jù)率約為768Mbit/s，我們采用FIFO存儲(chǔ)器對(duì)CMOS相機(jī)輸出的數(shù)據(jù)進(jìn)行實(shí)時(shí)的存儲(chǔ)，這樣做不會(huì)影響CMOS相機(jī)的工作速度，適合于對(duì)圖像數(shù)據(jù)進(jìn)行事后處理和分析。這里所用的FIFO 不能理解為傳統(tǒng)意義的FIFO ,因?yàn)閿?shù)據(jù)的處理是針對(duì)每一幀數(shù)據(jù),而不是每一個(gè)數(shù)據(jù)。使用FIFO 的關(guān)鍵在于FIFO 的讀和寫使能的控制,而在控制FIFO 的過(guò)程中,不能使用FIFO 本身的full (滿) 和empty(空) 標(biāo)志信息來(lái)產(chǎn)生控制信息,需要自己設(shè)計(jì)控制信息。本文根據(jù)MPEG 2 碼流的實(shí)際處理,提出了一種FIFO 控制的巧妙設(shè)計(jì),從而完成整幀數(shù)據(jù)處理的FIFO 設(shè)計(jì)。FIFO 是一種在電子系統(tǒng)得到廣泛應(yīng)用的器件,通常用于數(shù)據(jù)的緩存和用于容納異步信號(hào)的頻率或相位的差異。FIFO 的實(shí)現(xiàn)通常是利用雙口RAM 和讀寫地址產(chǎn)生模塊來(lái)實(shí)現(xiàn)的[11]。FIFO 的接口信號(hào)包括異步的寫時(shí)鐘(wr clk) 和讀時(shí)鐘(rd clk) 、與寫時(shí)鐘同步的寫有效(wr en) 和寫數(shù)據(jù)(datain) 、與讀時(shí)鐘同步的讀有效( rd en) 和讀數(shù)據(jù)( dataout) 。為了實(shí)現(xiàn)正確的讀寫和避免FIFO 的上溢或下溢,通常還應(yīng)該給出與讀時(shí)鐘和寫時(shí)鐘同步的FIFO 的空標(biāo)志和滿標(biāo)志以禁止讀寫操作。二．FIFO的功能描述Datain dataoutWrclk fullWren emptyRdclk almostfull Rden almostempty 圖4 FIFO的信號(hào)接口 圖4 為FIFO 的信號(hào)接口,如果利用雙口RAM和讀寫地址產(chǎn)生模塊來(lái)實(shí)現(xiàn)FIFO ,則在FIFO 的內(nèi)部需要用wr clk 和rd clk 控制讀寫地址,寫地址根據(jù)寫時(shí)鐘和寫有效信號(hào)產(chǎn)生遞增的寫地址,讀地址根據(jù)讀時(shí)鐘和讀有效信號(hào)產(chǎn)生遞增的讀地址。FIFO的操作如下:在寫時(shí)鐘wr clk 的上升沿,當(dāng)wr en有效時(shí),將datain 寫入雙口RAM 中寫地址對(duì)應(yīng)的位置中。在讀時(shí)鐘rd clk 的上升沿,當(dāng)rd en 有效時(shí),dataout 輸出雙口RAM 中讀地址對(duì)應(yīng)的位置中的數(shù)據(jù),始終將讀地址對(duì)應(yīng)的雙口RAM中的數(shù)據(jù)輸出到讀數(shù)據(jù)總線上。這樣就實(shí)現(xiàn)了先進(jìn)先出的功能。FIFO 的設(shè)計(jì)根據(jù)讀地址和寫地址關(guān)系產(chǎn)生FIFO 的滿標(biāo)志和空標(biāo)志。當(dāng)FIFO 的滿標(biāo)志有效時(shí), FIFO禁止寫操作。當(dāng)FIFO 的空標(biāo)志有效時(shí),FIFO 禁止讀操作。如果我們自己用FPGA 實(shí)現(xiàn)FIFO 的設(shè)計(jì),可以適當(dāng)加大讀寫地址的差值關(guān)系,從而使得FIFO 產(chǎn)生的滿標(biāo)志和空標(biāo)志能夠正確的指示FIFO 的狀態(tài),而不產(chǎn)生錯(cuò)誤指示。文獻(xiàn)[ 1 ]采用了格雷碼對(duì)地址編碼的方式,避免讀寫時(shí)鐘完全異步而產(chǎn)生錯(cuò)誤的滿標(biāo)志和空標(biāo)志,并給出了具體的實(shí)現(xiàn)方法,這種方法比適當(dāng)加大讀寫地址的差值的方法多用了1～2個(gè)地址位。三．存儲(chǔ)器芯片類型的選擇 構(gòu)成幀存儲(chǔ)器一般可采用靜態(tài)存儲(chǔ)器SRAM、動(dòng)態(tài)存儲(chǔ)器DRAM、先進(jìn)先出FIFO 存儲(chǔ)器、雙端口RAM等幾種芯片. 作為信號(hào)發(fā)生器使用的幀存儲(chǔ)器, 不需要隨機(jī)存取, 只需順序讀寫, 因此可以選擇FIFO 存儲(chǔ)器, 從而避免了復(fù)雜的讀寫地址. FIFO 有獨(dú)立的數(shù)據(jù)輸入、輸出端口, 操作方便, 因此選擇FIFO 存儲(chǔ)芯片構(gòu)成幀存儲(chǔ)器要比其它類型更為合理。選擇存取速度滿足要求的大容量FIFO 存儲(chǔ)芯片構(gòu)成幀存器,AverLogic 公司的FIFO 存儲(chǔ)芯片AL422B是一個(gè)較好的選擇, 其基本參數(shù): 存儲(chǔ)容量為393 216 字節(jié)8 位。 讀寫周期為20 ns. 所有的尋址、刷新等操作都由集成在芯片內(nèi)部的控制系統(tǒng)完成, 因此外部連接與使用非常簡(jiǎn)單,而且具有獨(dú)立的讀、寫操作, 寫入與讀出速率可以不同. 具有以上特點(diǎn)的AL422B 非常適合在視頻圖象信號(hào)發(fā)生器中應(yīng)用。 采樣頻率13. 5MHz 和12MHz 時(shí), NTSC 制、PAL 制有關(guān)的取樣參數(shù)及存儲(chǔ)一幀電視圖象所需的容量如表1 所示。 參數(shù) 12MHZ采樣頻率 NTSC制 PAL制 NTSC制 PAL制每行有效素?cái)?shù) 720 720 640 640有效行數(shù) 480 575 484 575每個(gè)基色所需存儲(chǔ)容量 348480 41400 309760 36800每個(gè)基色所需AL422B 1 2 1 1 表1 取樣參數(shù)及存儲(chǔ)容量 The sample parameter and memory capacity 從電路簡(jiǎn)化和成本考慮, 用一片AL422B 存儲(chǔ)一個(gè)基色的一幀較為理想, 在一般場(chǎng)合應(yīng)用時(shí), PAL制采用12MHz 的采樣時(shí)鐘, NTSC 制使用13. 5MHz 采樣時(shí)鐘, 一片AL422B 就可以滿足一個(gè)基色的存儲(chǔ)容量要求, 整個(gè)系統(tǒng)共需3 片AL422B.。 AL422B 的引腳功能如表2 所示. AL422B 有獨(dú)立的數(shù)據(jù)寫入和讀出端口, 讀寫操作獨(dú)立進(jìn)行。名稱 引腳 功能DI0DI7 14，1114 /WE允許時(shí)，數(shù)據(jù)在WCK的上升沿寫入存儲(chǔ)體WCK 9 寫數(shù)據(jù)同步的時(shí)鐘信號(hào)/WE 5 寫數(shù)據(jù)允許，低有效/WRST 8 /WRST低有效時(shí)，寫指針復(fù)位，指向零地址DO0DO7 1528，2528 /RE和/OE都允許時(shí)，數(shù)據(jù)在RCK的上升沿讀出RCK 20 讀數(shù)據(jù)同步的時(shí)鐘信號(hào)/RE 24 控制讀數(shù)據(jù)的允許與否，低有效/RRST 21 /RRST低有效時(shí)，讀指針復(fù)位，指向零地址 /OE 22 /OE允許時(shí)，數(shù)據(jù)輸出到DO0DO7引腳TST 7 出廠測(cè)試用，設(shè)計(jì)應(yīng)用時(shí)應(yīng)接地VDD 10 DEC/VDD 19 GND