【正文】 會降低圖像的分辨率，使用3 片CCD（分光棱鏡形式），不僅結構復雜，而且成本大幅增加。而FOVEON X3技術可以在一個像素上通過不同的深度來感應色彩信息，它是根據硅對不同波長光線的吸收效應來實現一個像素感應全部色彩信息的。利用這項革新技術可以使CMOS傳感器提供更加銳利的圖像，更好的色彩和更低的設備成本。目前CMOS圖像傳感器在圖像噪聲和成像質量方面還存在著一定的問題，如能解決好這兩個問題，則CMOS 圖像傳感器技術將會更加趨于成熟，相信未來會有更加廣闊的前景。OV7620是一種帶A/D轉換的CMOS圖像傳感器，它包括一個664*492元像素的感光陣列，同時集成了幀（行）控制電路、視頻時序產生電路、模擬信號處理電路、A/D轉換電路、I2C編程接口等部件，可根據需要輸出多種標準的視頻信號[7]。圖3 圖象采集信號時序 OV7620工作方式和輸出格式非常多,可以適應不同的應用場合,針對我們的較小系統(tǒng),采用了單通道Y輸出,以及逐行掃描的工作方式。這些工作方式的實現是通過MCU 的I2 C編程控制的。當OV7620 設置工作方式穩(wěn)定后,它就會輸出視頻數據,同時還有3個重要的參考信號輸出:幀同步信號SYNC,水平同步信號HREF,和像素時鐘信號PCLK[8]。參見圖3,每一個幀同步信號SYNC 周期包含480 個水平同步信號HREF脈沖,而每一個HREF周期包含640個PCLK時鐘脈沖。每一個PCLK時鐘輸出一個像素的視頻數據(8位標準的Bayer2pattern彩色RGB數據) 。 圖象存儲模塊一．FIFO存儲器簡介FIFO( First In First Out)簡單說就是指先進先出。由于微電子技術的飛速發(fā)展，新一代FIFO芯片容量越來越大，體積越來越小，價格越來越便宜。作為一種新型大規(guī)模集成電路，FIFO芯片以其靈活、方便、高效的特性，逐漸在高速數據采集、高速數據處理、高速數據傳輸以及多機處理系統(tǒng)中得到越來越廣泛的應用。 在系統(tǒng)設計中，以增加數據傳輸率、處理大量數據流、匹配具有不同傳輸率的系統(tǒng)為目的而廣泛使用FIFO存儲器，從而提高了系統(tǒng)性能。FIFO存儲器是一個先入先出的雙口緩沖器，即第一個進入其內的數據第一個被移出，其中一個存儲器的輸入口，另一個口是存儲器的輸出口。對于單片FIFO來說，主要有兩種結構：觸發(fā)導向結構和零導向傳輸結構。觸發(fā)導向傳輸結構的FIFO是由寄存器陣列構成的，零導向傳輸結構的FIFO是由具有讀和寫地址指針的雙口RAM構成[9]?！　∫虼耍x擇合適的存儲芯片對于提高系統(tǒng)性能很重要，在以往的設計中經常采用的是“乒乓型”存儲方式，這種方式就是采用兩片存儲器，數據首先進入其中一片，當數據滿時再讓數據進入第二片存儲器，同時通過邏輯控制，將第一片存儲器中的數據取走，以此類推，兩片輪流對數據進行緩存。這種方式有著較明顯的缺點，首先是控制復雜，要有專門的邏輯來維護這種輪流機制。其次，數據流的流向要不斷變化，限制了數據流的速率，還容易產生干擾。從數據傳輸上說，緩存芯片容量越大，對后續(xù)時序要求就越低，可減少總線操作的頻次；但從數據存儲上說，就意味著需要開辟更大的內存空間來進行進行緩沖，會增加計算機的內存開銷，而且容量越大，成本也越高。因此，在綜合考慮系統(tǒng)性能和成本的基礎上，選擇滿足系統(tǒng)需要的芯片即可。FIFO存儲器是系統(tǒng)的緩沖環(huán)節(jié)，如果沒有FIFO存儲器，整個系統(tǒng)就不可能正常工作，它主要有幾方面的功能[10]： (1）對連續(xù)的數據流進行緩存，防止在進機和存儲操作時丟失數據； (2）數據集中起來進行進機和存儲，可避免頻繁的總線操作，減輕CPU的負擔； (3）允許系統(tǒng)進行DMA操作，提高數據的傳輸速度。這是至關重要的一點，如果不采用DMA操作，數據傳輸將達不到傳輸要求，而且大大增加CPU的負擔，無法同時完成數據的存儲工作。 FIFO又可以分為基于動態(tài)存儲的DRAM和基于靜態(tài)的SRAM?；陟o態(tài)SRAM的優(yōu)點是不需要刷新電路，但容量小，需要多片才能存儲一幀數據；基于DRAM的優(yōu)點是容量大，只需一片就能存儲一幀數據；缺點是必須有刷新電路。高幀頻CMOS成像系統(tǒng)在全分辨率下最高工作幀頻為250ftp，圖像大小為640480像素，因此它的數據率約為768Mbit/s，我們采用FIFO存儲器對CMOS相機輸出的數據進行實時的存儲，這樣做不會影響CMOS相機的工作速度，適合于對圖像數據進行事后處理和分析。這里所用的FIFO 不能理解為傳統(tǒng)意義的FIFO ,因為數據的處理是針對每一幀數據,而不是每一個數據。使用FIFO 的關鍵在于FIFO 的讀和寫使能的控制,而在控制FIFO 的過程中,不能使用FIFO 本身的full (滿) 和empty(空) 標志信息來產生控制信息,需要自己設計控制信息。本文根據MPEG 2 碼流的實際處理,提出了一種FIFO 控制的巧妙設計,從而完成整幀數據處理的FIFO 設計。FIFO 是一種在電子系統(tǒng)得到廣泛應用的器件,通常用于數據的緩存和用于容納異步信號的頻率或相位的差異。FIFO 的實現通常是利用雙口RAM 和讀寫地址產生模塊來實現的[11]。FIFO 的接口信號包括異步的寫時鐘(wr clk) 和讀時鐘(rd clk) 、與寫時鐘同步的寫有效(wr en) 和寫數據(datain) 、與讀時鐘同步的讀有效( rd en) 和讀數據( dataout) 。為了實現正確的讀寫和避免FIFO 的上溢或下溢,通常還應該給出與讀時鐘和寫時鐘同步的FIFO 的空標志和滿標志以禁止讀寫操作。二．FIFO的功能描述Datain dataoutWrclk fullWren emptyRdclk almostfull Rden almostempty 圖4 FIFO的信號接口 圖4 為FIFO 的信號接口,如果利用雙口RAM和讀寫地址產生模塊來實現FIFO ,則在FIFO 的內部需要用wr clk 和rd clk 控制讀寫地址,寫地址根據寫時鐘和寫有效信號產生遞增的寫地址,讀地址根據讀時鐘和讀有效信號產生遞增的讀地址。FIFO的操作如下:在寫時鐘wr clk 的上升沿,當wr en有效時,將datain 寫入雙口RAM 中寫地址對應的位置中。在讀時鐘rd clk 的上升沿,當rd en 有效時,dataout 輸出雙口RAM 中讀地址對應的位置中的數據,始終將讀地址對應的雙口RAM中的數據輸出到讀數據總線上。這樣就實現了先進先出的功能。FIFO 的設計根據讀地址和寫地址關系產生FIFO 的滿標志和空標志。當FIFO 的滿標志有效時, FIFO禁止寫操作。當FIFO 的空標志有效時,FIFO 禁止讀操作。如果我們自己用FPGA 實現FIFO 的設計,可以適當加大讀寫地址的差值關系,從而使得FIFO 產生的滿標志和空標志能夠正確的指示FIFO 的狀態(tài),而不產生錯誤指示。文獻[ 1 ]采用了格雷碼對地址編碼的方式,避免讀寫時鐘完全異步而產生錯誤的滿標志和空標志,并給出了具體的實現方法,這種方法比適當加大讀寫地址的差值的方法多用了1～2個地址位。三．存儲器芯片類型的選擇 構成幀存儲器一般可采用靜態(tài)存儲器SRAM、動態(tài)存儲器DRAM、先進先出FIFO 存儲器、雙端口RAM等幾種芯片. 作為信號發(fā)生器使用的幀存儲器, 不需要隨機存取, 只需順序讀寫, 因此可以選擇FIFO 存儲器, 從而避免了復雜的讀寫地址. FIFO 有獨立的數據輸入、輸出端口, 操作方便, 因此選擇FIFO 存儲芯片構成幀存儲器要比其它類型更為合理。選擇存取速度滿足要求的大容量FIFO 存儲芯片構成幀存器,AverLogic 公司的FIFO 存儲芯片AL422B是一個較好的選擇, 其基本參數: 存儲容量為393 216 字節(jié)8 位。 讀寫周期為20 ns. 所有的尋址、刷新等操作都由集成在芯片內部的控制系統(tǒng)完成, 因此外部連接與使用非常簡單,而且具有獨立的讀、寫操作, 寫入與讀出速率可以不同. 具有以上特點的AL422B 非常適合在視頻圖象信號發(fā)生器中應用。 采樣頻率13. 5MHz 和12MHz 時, NTSC 制、PAL 制有關的取樣參數及存儲一幀電視圖象所需的容量如表1 所示。 參數 12MHZ采樣頻率 NTSC制 PAL制 NTSC制 PAL制每行有效素數 720 720 640 640有效行數 480 575 484 575每個基色所需存儲容量 348480 41400 309760 36800每個基色所需AL422B 1 2 1 1 表1 取樣參數及存儲容量 The sample parameter and memory capacity 從電路簡化和成本考慮, 用一片AL422B 存儲一個基色的一幀較為理想, 在一般場合應用時, PAL制采用12MHz 的采樣時鐘, NTSC 制使用13. 5MHz 采樣時鐘, 一片AL422B 就可以滿足一個基色的存儲容量要求, 整個系統(tǒng)共需3 片AL422B.。 AL422B 的引腳功能如表2 所示. AL422B 有獨立的數據寫入和讀出端口, 讀寫操作獨立進行。名稱 引腳 功能DI0DI7 14，1114 /WE允許時，數據在WCK的上升沿寫入存儲體WCK 9 寫數據同步的時鐘信號/WE 5 寫數據允許，低有效/WRST 8 /WRST低有效時，寫指針復位，指向零地址DO0DO7 1528，2528 /RE和/OE都允許時，數據在RCK的上升沿讀出RCK 20 讀數據同步的時鐘信號/RE 24 控制讀數據的允許與否，低有效/RRST 21 /RRST低有效時，讀指針復位，指向零地址 /OE 22 /OE允許時，數據輸出到DO0DO7引腳TST 7 出廠測試用，設計應用時應接地VDD 10 DEC/VDD 19 GND