數(shù)字電路試題五套(含答案)-文庫吧
2025-06-08 03:56 本頁面
【正文】 五、用74LS161構(gòu)成六進(jìn)制計數(shù)器，用兩種方法實現(xiàn)，并畫出狀態(tài)圖。74LS161的功能表如下所示。（16分）六、試分析下圖的邏輯電路，寫出電路的驅(qū)動方程、狀態(tài)方程、列出狀態(tài)轉(zhuǎn)換真值表、畫出狀態(tài)轉(zhuǎn)換圖，說明電路的邏輯功能。（20分）《數(shù)字電子技術(shù)》試卷二參考答案一、填空（每空1分，共20分）77，115，4D，00100111。與、或、非。1。(或RS=0)。組合邏輯電路，時序邏輯電路。保持，置“0”，置“1”，翻轉(zhuǎn)(或計數(shù))。6，7。二、化簡（每題5分，共20分）1)F=A+B 2）1） 2）《數(shù)字電子技術(shù)》試卷三一、填空題（共19分，每空1分） 1．按邏輯功能的不同特點，數(shù)字電路可分為 和 兩大類。 2．在邏輯電路中，三極管通常工作在 和 狀態(tài)。 3．（406）10=（ ）8421BCD 4．一位數(shù)值比較器的邏輯功能是對輸入的 數(shù)據(jù)進(jìn)行比較，它有 、 、 三個輸出端。 5．TTL集成JK觸發(fā)器正常工作時，其和端應(yīng)接 電平。 6．單穩(wěn)態(tài)觸發(fā)器有兩個工作狀態(tài) 和 ，其中 是暫時的。 7．一般ADC的轉(zhuǎn)換過程由 、 、 和 4個步驟來完成。 8．存儲器的存儲容量是指 。某一存儲器的地址線為A14～A0 ，數(shù)據(jù)線為D3～D0 ，其存儲容量是 。一、 判斷題（共16分，每題2分） 1．TTL或非門多余輸入端可以接高電平。（ ） 2．寄存器屬于組合邏輯電路。（ ） 3．555定時器可以構(gòu)成多諧振蕩器、單穩(wěn)態(tài)觸發(fā)器、施密特觸發(fā)器。（ ） 4．石英晶體振蕩器的振蕩頻率取決于石英晶體的固有頻率。（ ） 5．PLA的與陣列和或陣列均可編程。（ ） 6．八路數(shù)據(jù)分配器的地址輸入（選擇控制）端有8個。（ ） 7．關(guān)門電平UOFF是允許的最大輸入高電平。（ ） 8．最常見的單片集成DAC屬于倒T型電阻網(wǎng)絡(luò)DAC。（ ）三、選擇題（共16分，每題2分） 1．離散的，不連續(xù)的信號，稱為（ ）。A．模擬信號 2．組合邏輯電路通常由（ ）組合而成。 A．門電路 3．8線—3線優(yōu)先編碼器的輸入為I0—I7 ，當(dāng)優(yōu)先級別最高的I7有效時，其輸出的值是（ ）。 A．111 4．十六路數(shù)據(jù)選擇器的地址輸入（選擇控制）端有（ ）個。 A．16 5．一位8421BCD碼譯碼器的數(shù)據(jù)輸入線與譯碼輸出線的組合是（ ）。 A．4:6 :10 :10 :46．常用的數(shù)字萬用表中的A/D轉(zhuǎn)換器是（ ）。 A．逐次逼近型ADC 7．ROM屬于（ ）。 A．組合邏輯電路 8．有一個左移移位寄存器，當(dāng)預(yù)先置入1011后，其串行輸入固定接0，在4個移位脈沖CP作用下，四位數(shù)據(jù)的移位過程是（ ）。 —0000 —0000四、綜合題（32分）對下列Z函數(shù)要求：（1）列出真值表；（2）用卡諾圖化簡；（3）畫出化簡后的邏輯圖。（9分）Z= BC=0對下列門電路：（1）寫出門電路的名稱；（2）寫出它們的輸出。（8分） 例： 與門 Y=AB amp。BAYamp。YBA=1YBA u O u I CTG (a) (b) (c) (a)
公司管理相關(guān)推薦
鄂ICP備17016276號-1