基于sht10溫濕度測(cè)量顯示電路設(shè)計(jì)-文庫(kù)吧
2025-06-04 12:39 本頁(yè)面
【正文】 定時(shí)/計(jì)數(shù)器中斷； 時(shí)鐘頻率024MHz； 2個(gè)串行中斷，可編程UART串行通道； 2個(gè)外部中斷源，共8個(gè)中斷源； 2個(gè)讀寫中斷口線，3級(jí)加密位； 低功耗空閑和掉電模式，軟件設(shè)置睡眠和喚醒功能； 1有PDIP、PQFP、TQFP及PLCC等神農(nóng)百草膏幾種封裝形式，以適應(yīng)不同產(chǎn)品的需求。 P0 口 P0 口是一組8 位漏極開路型雙向I/O 口， 也即地址/數(shù)據(jù)總線復(fù)用口。作為輸出口用時(shí)，每位能吸收電流的 方式驅(qū)動(dòng)8 個(gè)TTL邏輯門電路，對(duì)端口P0 寫“1”時(shí)，可作為高阻抗輸入端用。 在訪問外部數(shù)據(jù)存儲(chǔ)器或程序存儲(chǔ)器時(shí)，這組口線分時(shí)轉(zhuǎn)換地址（低8 位）和數(shù)據(jù)總線復(fù)用，在訪問期間激活內(nèi)部上拉電阻。 在Flash 編程時(shí)，P0 口接收指令字節(jié)，而在程序校驗(yàn)時(shí)，輸出指令字節(jié)，校驗(yàn)時(shí)，要求外接上拉電阻。 P1 口 P1 是一個(gè)帶內(nèi)部上拉電阻的8 位雙向I/O 口， P1 的輸出緩沖級(jí)可驅(qū)動(dòng)（吸收或輸出電流）4 個(gè)TTL 邏輯 門電路。對(duì)端口寫“1”，通過內(nèi)部的上拉電阻把端口拉到高電平，此時(shí)可作輸入口。作輸入口使用時(shí)，因?yàn)閮?nèi)部存在上拉 電阻，某個(gè)引腳被外部信號(hào)拉低時(shí)會(huì)輸出一個(gè)電流(IIL)。 與AT89C51 不同之處是， 還可分別作為定時(shí)/計(jì)數(shù)器2 的外部計(jì)數(shù)輸入（）和輸入（）， 參見表1。 Flash 編程和程序校驗(yàn)期間，P1 接收低8 位地址。 引腳號(hào)功能特性T2，時(shí)鐘輸出T2EX（定時(shí)/計(jì)數(shù)器2）P2 口 P2 是一個(gè)帶有內(nèi)部上拉電阻的8 位雙向I/O 口，P2 的輸出緩沖級(jí)可驅(qū)動(dòng)（吸收或輸出電流）4 個(gè)TTL 邏輯 門電路。對(duì)端口P2 寫“1”，通過內(nèi)部的上拉電阻把端口拉到高電平，此時(shí)可作輸入口，作輸入口使用時(shí)，因?yàn)閮?nèi)部存在上拉電阻，某個(gè)引腳被外部信號(hào)拉低時(shí)會(huì)輸出一個(gè)電流(IIL)。 在訪問外部程序存儲(chǔ)器或16 位地址的外部數(shù)據(jù)存儲(chǔ)器（例如執(zhí)行MOVX @DPTR 指令）時(shí)，P2 口送出高8 位地址數(shù)據(jù)。在訪問8 位地址的外部數(shù)據(jù)存儲(chǔ)器（如執(zhí)行MOVX @RI 指令）時(shí)，P2 口輸出P2 鎖存器的內(nèi)容。 Flash 編程或校驗(yàn)時(shí)，P2亦接收高位地址和一些控制信號(hào)。 P3 口 P3 口是一組帶有內(nèi)部上拉電阻的8 位雙向I/O 口。P3 口輸出緩沖級(jí)可驅(qū)動(dòng)（吸收或輸出電流）4 個(gè)TTL 邏 輯門電路。對(duì)P3 口寫入“1”時(shí)，它們被內(nèi)部上拉電阻拉高并可作為輸入端口。此時(shí)，被外部拉低的P3 口將用上拉電阻輸出電流（IIL）。 P3 口除了作為一般的I/O 口線外，更重要的用途是它的第二功能 P3 口還接收一些用于Flash 閃速存儲(chǔ)器編程和程序校驗(yàn)的控制信號(hào)。 RST 復(fù)位輸入。當(dāng)振蕩器工作時(shí)，RST引腳出現(xiàn)兩個(gè)機(jī)器周期以上高電平將使單片機(jī)復(fù)位。 ALE/PROG 當(dāng)訪問外部程序存儲(chǔ)器或數(shù)據(jù)存儲(chǔ)器時(shí)，ALE（地址鎖存允許）輸出脈沖用于鎖存地址的低8 位字 節(jié)。一般情況下，ALE 仍以時(shí)鐘振蕩頻率的1/6 輸出固定的脈沖信號(hào)，因此它可對(duì)外輸出時(shí)鐘或用于定時(shí)目的。要注意的是：每當(dāng)訪問外
法律信息相關(guān)推薦
鄂ICP備17016276號(hào)-1