【正文】 8TTL門電流。P1口的管腳第一次寫1時，被定義為高阻輸入。P0能夠用于外部程序數(shù)據(jù)存儲器，它可以被定義為數(shù)據(jù)/地址的第八位。在FIASH編程時，P0 口作為原碼輸入口，當FIASH進行校驗時，P0輸出原碼，此時P0外部必須被拉高。P1口：P1口是一個內(nèi)部提供上拉電阻的8位雙向I/O口，P1口緩沖器能接收輸出4TTL門電流。P1口管腳寫入1后，被內(nèi)部上拉為高，可用作輸入，P1口被外部下拉為低電平時，將輸出電流，這是由于內(nèi)部上拉的緣故。在FLASH編程和校驗時，P1口作為第八位地址接收。 P2口：P2口為一個內(nèi)部上拉電阻的8位雙向I/O口，P2口緩沖器可接收，輸出4個TTL門電流，當P2口被寫“1”時，其管腳被內(nèi)部上拉電阻拉高，且作為輸入。并因此作為輸入時，P2口的管腳被外部拉低，將輸出電流。這是由于內(nèi)部上拉的緣故。P2口當用于外部程序存儲器或16位地址外部數(shù)據(jù)存儲器進行存取時，P2口輸出地址的高八位。在給出地址“1”時，它利用內(nèi)部上拉優(yōu)勢，當對外部八位地址數(shù)據(jù)存儲器進行讀寫時，P2口輸出其特殊功能寄存器的內(nèi)容。P2口在FLASH編程和校驗時接收高八位地址信號和控制信號。P3口：P3口管腳是8個帶內(nèi)部上拉電阻的雙向I/O口，可接收輸出4個TTL門電流。當P3口寫入“1”后，它們被內(nèi)部上拉為高電平，并用作輸入。作為輸入，由于外部下拉為低電平，P3口將輸出電流（ILL）這是由于上拉的緣故。P3口也可作為AT89C51的一些特殊功能口，如下所示：口管腳 備選功能 RXD（串行輸入口） TXD（串行輸出口） /INT0（外部中斷0） /INT1（外部中斷1） T0（記時器0外部輸入） T1（記時器1外部輸入） /WR（外部數(shù)據(jù)存儲器寫選通） /RD（外部數(shù)據(jù)存儲器讀選通）P3口同時為閃爍編程和編程校驗接收一些控制信號。RST：復位輸入。當振蕩器復位器件時，要保持RST腳兩個機器周期的高電平時間。ALE/PROG：當訪問外部存儲器時，地址鎖存允許的輸出電平用于鎖存地址的地位字節(jié)。在FLASH編程期間，此引腳用于輸入編程脈沖。在平時，ALE端以不變的頻率周期輸出正脈沖信號，此頻率為振蕩器頻率的1/6。因此它可用作對外部輸出的脈沖或用于定時目的。然而要注意的是：每當用作外部數(shù)據(jù)存儲器時，將跳過一個ALE脈沖。如想禁止ALE的輸出可在SFR8EH地址上置0。此時， ALE只有在執(zhí)行MOVX，MOVC指令是ALE才起作用。另外，該引腳被略微拉高。如果微處理器在外部執(zhí)行狀態(tài)ALE禁止，置位無效。/PSEN：外部程序存儲器的選通信號。在由外部程序存儲器取指期間，每個機器周期兩次/PSEN有效。但在訪問外部數(shù)據(jù)存儲器時，這兩次有效的/PSEN信號將不出現(xiàn)。/EA/VPP：當/EA保持低電平時，則在此期間外部程序存儲器（0000HFFFFH），不管是否有內(nèi)部程序存儲器。注意加密方式1時，/EA將內(nèi)部鎖定為RESET；當/EA端保持高電平時，此間內(nèi)部程序存儲器。在FLASH編程期間，此引腳也用于施加12V編程電源（VPP）。XTAL1：反向振蕩放大器的輸入及內(nèi)部時鐘工作電路的輸入。XTAL2：來自反向振蕩器的輸出。振蕩器特性：XTAL1和XTAL2分別為反向放大器的輸入和輸出。該反向放大器可以配置為片內(nèi)振蕩器。石晶振蕩和陶瓷振蕩均可采用。如采用外部時鐘源驅(qū)動器件，XTAL2應不接。有余輸入至內(nèi)部時鐘信號要通過一個二分頻觸發(fā)器，因此對外部時鐘信號的脈寬無任何要求，但必須保證脈沖的高低電平要求的寬度。芯片擦除：整個PEROM陣列和三個鎖定位的電擦除可通過正確的控制信號組合，并保持ALE管腳處于低電平10ms 來完成。在芯片擦操作中，代碼陣列全被寫“1”且在任何非空存儲字節(jié)被重復編程以前，該操作必須被執(zhí)行。此外，AT89C51設有穩(wěn)態(tài)邏輯，可以在低到零頻率的條件下靜態(tài)邏輯，支持兩種軟件可選的掉電模式。在閑置模式下，CPU停止工作。但RAM，定時器，計數(shù)器，串口和中斷系統(tǒng)仍在工作。在掉電模式下，保存RAM的內(nèi)容并且凍結(jié)振蕩器，禁止所用其他芯片功能，直到下一個硬件復位為止。在其外圍接上復位電路、上拉電阻、數(shù)碼管、按鈕及揚聲器。元件為：晶振X電容CCC 電阻RP,分別是搶答開始和停止鍵。, P0口為數(shù)碼管的段選口,位選口用的是P2口的低4位,外部中斷0,實現(xiàn)的對個隊進行加減記分,外部中斷1, 。 實驗原理 智力競賽搶答器用單片機來設計制作完成,由于其功能的實現(xiàn)主要通過軟件編程來完成, 采用單片機AT89C51,它是低功耗、高性能的CMOS型8位單片機。片內(nèi)帶有4KB的Flash存儲器,且允許在系統(tǒng)內(nèi)改寫或用編程器編程。該智力競賽搶答器的準確度很高，其誤差主要由晶振自身的誤差所造成。AT89C51單片機由微處理器，存儲器，I/O口以及特殊功能寄存器SFR等部分構成。其存儲器在物理上設計成程序存儲器和數(shù)據(jù)存儲器兩個獨立的空間，片內(nèi)程序存儲器的容量為4KB，片內(nèi)數(shù)據(jù)存儲器為128個字節(jié)。89C51單片機有4個8位的并行I/O口：P0口，P1口，P2口和P3口。各個接口均由接口鎖存器，輸出驅(qū)動器，和輸入緩沖器組成。P1口是唯一的單功能口，僅能用作通用的數(shù)據(jù)輸入/輸出口。P3口是雙功能口除了具有數(shù)據(jù)輸入/輸出功能外，每條接口還具有不同的第二功能。在需要外部程序存儲器和數(shù)據(jù)存儲器擴展時，P0可作為分時復用的低8位地址/數(shù)據(jù)總線，P2口可作為高8位的地址總線。P3口也可作為AT89C51的一些特殊功能口，同時為閃爍編程和編程校驗接收一些控制信號。,只需要外接一個振蕩源就能產(chǎn)生一定的時鐘信號送到單片機內(nèi)部的各個單元。外部振蕩電路見圖一（圖一）外部中斷和內(nèi)部中斷并存，單片機有硬件復位端,只要輸入持續(xù)4個機器周期的高電平即可實現(xiàn)復位。硬件復位后的各狀態(tài)可知寄存器及存儲器的值都恢復到了初始值,應為本設計功能中有倒計時時間的記憶功能，所以不能對單片機進行硬件復位。只能用軟復位。軟復位實際上就是當程序執(zhí)行完畢之后,將程序指針通過一條跳轉(zhuǎn)指令讓它跳轉(zhuǎn)到程。復位電路采用圖二所示：（圖二）外部還接有蜂鳴器用來發(fā)出報警音。其圖形如下：采用7SEGMPX4CCBLUE顯示，它是共陰極的由高電平點亮。圖形如下