【正文】 元的單個交叉路口，對于單個路口的控制方法的研究是整個交通燈控制網(wǎng)路的研究基礎，所以本設計對于整個交通控制網(wǎng)絡有著非常重要的意義。第2章 DSP芯片選擇 DSP的含義及其用途自從20世紀80年代初期第一片數(shù)字信號處理器(Digital Signal Processor)問世以來，DSP就以數(shù)字器件特有的穩(wěn)定性、可重復性、可大規(guī)模集成，尤其是可編程性和易于實現(xiàn)自適應處理的特點，給數(shù)字信號處理的發(fā)展帶來巨大的機遇，使得信號處理手段更加靈活，功能更加強大。近年來，DSP作為一種新型的微處理器在各種消費類、通信、醫(yī)療和工業(yè)產(chǎn)品中得到了非常廣泛的應用。DSP處理器是一類針對數(shù)字信號處理領域進行了優(yōu)化的微處理器。和普通的微處理器相比，它們具有特殊的硬件結構特別適合各類數(shù)字信號處理算法的實現(xiàn)，從而使得產(chǎn)品易于實現(xiàn)和維護。用DSP開發(fā)的產(chǎn)品其成本和風險也比定制的IC產(chǎn)品相對要低，特別是對于批量比較少的產(chǎn)品，如果用定制IC來實現(xiàn)開發(fā)成本將難以忍受。同時與其它類型的微處理器相比，DSP的指令執(zhí)行周期速度快，DSP在速度、成本、功耗方面具有不可取代的優(yōu)勢。DSP有兩種解釋：其一是Digital Signal Processing的縮寫，即數(shù)字信號處理；其二是Digital Signal Processor即數(shù)字信號處理器的意思。前者數(shù)字信號處理是利用計算機或專用處理設備，以數(shù)字的形式對信號進行采集、變換、濾波、估值、增強、壓縮、識別等處理，以得到符合人們需要的信號形式。后者數(shù)字信號處理器是用來完成數(shù)字信號處理要求的具有特殊結構的一種微處理器，即我們經(jīng)常所說的DSP器件。數(shù)字信號處理的一個重要技術領域是實時數(shù)字信號處理。實時信號處理是指系統(tǒng)必須在有限的時間內(nèi)隨外部輸入信號完成指定的處理功能，即信號處理速度應當大于信號更新(傳輸)速度。一個典型的實時信號處理系統(tǒng)如圖21所示。輸入信號可能是人的語音信號、傳真機信號或在數(shù)字鏈路中傳輸?shù)囊曨l圖像信號。輸入信號在進行A／D采樣時，根據(jù)奈奎斯特采樣定理，采樣頻率至少是輸入帶限信號最高頻率的2倍，在實際應用中一般為4倍以上。數(shù)字信號處理一般是用DSP芯片及其內(nèi)部運行的實時處理軟件對A／D轉換后的數(shù)字信號進行特定的處理。最后，經(jīng)過處理后的信號經(jīng)過D／A轉換、內(nèi)插和平滑濾波得到連續(xù)的模擬信號。應當指出，并非所有的DSP系統(tǒng)都具有圖21模型中的部件。例如CD和MP3播放器的輸入信號本身就是數(shù)字信號。輸入A/D轉換數(shù)字信號處理D/A轉換平滑濾波混疊濾波圖 21 典型實時數(shù)字信號處理系統(tǒng)原理圖 DSP的基本硬件結構特點世界上有許多生產(chǎn)DSP的廠家，如TI公司的一系列TMS320C54X、TMS320C6000和TMS320C55X，以及Motoroal公司的DSP56200等。各廠家生產(chǎn)的芯片的具體功能有所不同，但是一般而言DSP作為數(shù)字信號處理領域的專用微處理器，DSP芯片有一些共同的硬件結構，下面詳細介紹DSP的通用硬件結構。 存儲器和總線結構DSP處理器有著更高的存儲器帶寬。20世紀80年代早期，通用微處理器通常都只有一條總線連到存儲器，每個時鐘周期只能訪問一次存儲器，即所謂的馮諾伊曼結構。為解決對存儲器帶寬的需求問題，DSP處理器發(fā)展了新的存儲器和總線結構，即哈佛結構。哈佛結構允許在單周期可以進行多次存儲器訪問。哈佛結構最通常的方法就是使用多個存儲器，每個存儲器都有自己的總線，不同的是存儲器在一個周期內(nèi)可以同時讀寫。通常指令存在一個存儲器中，數(shù)據(jù)存在另一個存儲器中。這樣的安排使得處理器可以同時獲取指令和數(shù)據(jù)。即采用多總線結構，它在片內(nèi)至少有四套總線：程序地址總線、程序數(shù)據(jù)總線、數(shù)據(jù)的地址總線和數(shù)據(jù)的數(shù)據(jù)總線[2]。這種分離的程序和數(shù)據(jù)總線，可允許同時獲得來自程序存儲器的指令字和來自數(shù)據(jù)存儲器的操作數(shù)而互不干擾，這樣使得其可以同時對數(shù)據(jù)和程序進行尋址。圖22給出了兩種不同的結構。馮諾依曼結構總線通用處理器核程序/數(shù)據(jù)存儲器總線程序存儲器數(shù)據(jù)存儲器DSP處理器核總線哈佛結構圖 22 兩種存儲結構在改進的哈佛結構的基礎上，大多數(shù)DSP芯片采用流水線技術，即每條指令的執(zhí)行劃分為取指、譯碼、取數(shù)、執(zhí)行等步驟[2]，由片內(nèi)多個功能單元分別完成。則相當于多條指令并行執(zhí)行，從而大大提高了運算速度。 尋址方式和傳統(tǒng)的微處理器相比，DSP提供了更多的尋址方式，以適應DSP的特定處理要求，更多的尋址方式使DSP應用方便靈活。以TI公司的C54X系列DSP為例，在它的間接尋址方式中，除了通常所使用的增量、減量和變址尋址功能。還增加了位碼倒序尋址、循環(huán)尋址等功能。在FFT算法中，經(jīng)常要用到位碼倒序尋址。在傳統(tǒng)的微處理器上，必須通過軟件編程的方法來實現(xiàn)，消耗大量的存儲空間和CPU周期。而在C54X DSP上，利用如下兩條指令就可以向外設口(PA)輸出整序后的FFT變換結果了：RPT15PORTW*AR2十OB，PA； AR2中存放的是數(shù)據(jù)存儲器中數(shù)據(jù)存放的基地址，；ARO中存放的則是FFT長度的一半。DSP算法中的存儲器訪問模式往往是可以預知的。例如，對FIR濾波器中的每次采樣，濾波系數(shù)的訪問是從頭到尾連續(xù)的，然后當處理下一次采樣的時候，再從系數(shù)矢量的開始進行訪問。DSP處理器的地址生成單元利用這種訪問模式的可預知性，可以支持特殊的尋址模式，使得在處理一些算法時，處理器能夠有效的訪問數(shù)據(jù)。C54XDSP處理器支持“循環(huán)尋址”，這種尋址模式允許處理器訪問一塊連續(xù)存放的數(shù)據(jù)，然后再自動回到塊的開始，這正是FIR濾波中訪問系數(shù)的模式。循環(huán)尋址對于FIFO緩沖的實現(xiàn)也是非常有用的。 DSP系統(tǒng)的設計流程使用DSP進行系統(tǒng)設計的一般流程如圖23所示，包括硬件設計流程和軟件開發(fā)步驟。其設計步驟為：1．算法模擬階段，即根據(jù)應用系統(tǒng)目標確定系統(tǒng)性能指標。首先應根據(jù)系統(tǒng)要求進行算法仿真和高級語言模擬實現(xiàn)。為了得到最佳系統(tǒng)性能，在這一步驟應當確定最佳處理方法。例如，為實現(xiàn)針對移動通信的視頻顯示，需要在給定的實現(xiàn)目標上作算法選擇、模擬和實現(xiàn)。最終找到既能滿足設計需要，運算量又盡可能少的實現(xiàn)算法。2．選擇DSP芯片。根據(jù)算法要求(運算速度、運算精度要求、存儲器要求等)選擇DSP芯片，設計實時DSP系統(tǒng)。此階段包括硬件設計和軟件設計兩個方面。硬件設計主要根據(jù)系統(tǒng)要求設計DSP芯片外圍電路和其他電路(如轉換、控制、存儲、輸出等電路)[4]。軟件設計主要根據(jù)系統(tǒng)要求和所選的DSP芯片編寫相應的DSP匯編軟件。如果系統(tǒng)運算量不大，可以采用高級語言C和匯編語言混合編程。3．硬件和軟件調(diào)試階段。硬件調(diào)試一般采用硬件仿真器進行。軟件調(diào)試一般借助DSP開發(fā)上具有如軟件模擬器、DSP開發(fā)系統(tǒng)或仿真器等進行。通過比較在DSP所執(zhí)行的實時程序和模擬程序執(zhí)行情況來判斷軟件設計是否正確。4．集成和系統(tǒng)測試階段。調(diào)試階段完成后，實時程序被固化在EPROM或者Flash里面。 DSP芯片的選擇標準設計DSP應用系統(tǒng)，選擇DSP芯片是非常重要的一個環(huán)節(jié)。只有選定了DSP芯片，才能進一步設計其外圍電路及系統(tǒng)的其他電路?？偟膩碚f，DSP芯片的選擇應根據(jù)實際的應用系統(tǒng)需要而確定。不同的DSP應用系統(tǒng)由于應用場合和目的等不盡相同，對DSP芯片的選擇也是不同的。一般來說，選擇DSP芯片時應考慮到如下諸多因素：1．運算速度。當算法確定后其運算量和限定地完成時間就確定了。由此估算出所需DSP運算速度地下限。DSP的運算速度可以用下面幾種指標來衡量：指令周期：即執(zhí)行一條指令所需要的時間，以納秒為單位。如果DSP芯片平均在一個時鐘周期內(nèi)可以完成一條指令，則其指令周期等于DSP主頻的倒數(shù)。設計需要規(guī)范確定設計目標算法研究與系統(tǒng)模擬實現(xiàn)定義系統(tǒng)性能指標DSP芯片選擇硬件設計硬件調(diào)試軟件編程軟件調(diào)試系統(tǒng)集成和測試圖 23 DSP系統(tǒng)設計流程MAC時間[2]：即執(zhí)行一次乘法累加運算的時間。大多數(shù)DSP芯片可以在一個指令周期內(nèi)完成一次MAC運算。FFT執(zhí)行時間：即運行一個N點FFT程序所需時間。FFT是典型的數(shù)字信號處理算法，它可以作為綜合衡量DSP運算能力的一個指標。MIPS／MFLOPS：其含義是每秒百萬條指令和每秒百萬條浮點操作。則兩個參數(shù)分別對應于定點DSP和浮點DSP芯片。2．運算精度。一般地浮點DSP精度高于定點DSP，但耗電量和價格也比定點DSP貴。一般定點DSP芯片的字長為l 6位或24位，浮點字長位32位。累加器都為40位。雖然適當?shù)乃惴梢蕴岣?、保證運算精度，但要相應增加程序復雜度和運算量。所以運算精度要求是個折中問題，需要在算法確定階段予以認真考慮。3．片內(nèi)硬件資源。通過對算法程序和應用目標的仔細分析可以大致判定對DSP芯片片內(nèi)資源的要求。幾個重要的考慮因素為：片內(nèi)RAM和ROM、外部存儲器擴展空間、總線接口、DMA通道、定時器、中斷、串口，主機通信，通用端口和JTAG口等。用戶需要參考廠家推薦DSP芯片典型應用來考慮此項要求。4．芯片價格。芯片價格是DSP應用產(chǎn)品民用化的重要決定因素。一般成熟穩(wěn)定的比較適中。在本圖像處理系統(tǒng)中，需要用到處理速度非?？斓腄SP芯片。在選擇芯片時考慮到芯片的資源的可用性以及性價比，根據(jù)TI公司資料，一款中高檔的數(shù)字信號處理器TMS320VC5509可以滿足本課題的要求。 本系統(tǒng)所用DSP介紹 DSP芯片選擇原因該系統(tǒng)選用DSP設計方案。方案確定后，選擇DSP處理器的型號是非常重要的一個環(huán)節(jié)。應從芯片的運算速度、片上資源、功耗、開發(fā)工具以及價格封裝等方面來考慮。因此本系統(tǒng)選擇了TI公司的TMS320VC5509芯片，主要是基于以下幾個方面考慮的[7]。1．運算速度：TMS320VC5509的指令速度可以達到200MIPS，完全可以實現(xiàn)實時處理的要求。2．片上硬件資源：TMS320VC5509片內(nèi)RAM容量為128K16位。TMS320VC5509片上外設也很豐富，有一個看門狗定時器、2個20位的定時器、6通道直接存儲器存取控制器（DMA）、外部存儲器接口（EMIF）等，可以滿足該系統(tǒng)數(shù)據(jù)傳輸?shù)囊蟆?．接口能力：TMS320VC5509的McBSP[13]串行口具有靈活的接口能力，可以通過McBSP串行口與各種工業(yè)級串行設備實現(xiàn)無縫連接。TMS320VC5509的接口能方便地進行外圍電路的設計，當使用低速的片外存儲器時，可以自動插入等待周期，以解決速度的匹配。4．開發(fā)工具：TI公司為用戶提供了方便的開發(fā)系統(tǒng)，如集成開發(fā)環(huán)境CCS，它支持軟件的仿真，用戶可以在制作目標板之前，利用CCS開發(fā)系統(tǒng)進行算法仿真。TI公司還為用戶提供了硬件平臺，有各種類型的硬件仿真器，可對系統(tǒng)進行實時軟硬件調(diào)試和硬件仿真。 TMS320VC5509介紹TMS320VC5509 是TI公司推出的定點數(shù)字信號處理器C55系列中的一種，TMS320VC5509 通過增加累加MAC單元，增強了DSP的運算能力，而且性能更好，功耗更低，是目前TMS320 家族中最省電的芯片。該片上的資源有 16Mbit flash 、196k*16bit SRAM 、2500gate CPLD 模版上留有JTAG插口， 用戶可以通過仿真器和CCS下載程序進行試驗。其低功耗設計，比上一代C54XX器件功耗低30%左右；處理速度更快，雙核結構，處理速度400MIPS；軟件程序兼容C54XX DSP。片內(nèi)存儲空間128*16Bit；大容量SDRAM設計：4M*16Bit；2路10bit片上A/D接口；8M bit擴展FLASH,存儲大量固化程序和數(shù)據(jù)；設計有用戶可以測試指示燈；DSP擴展總線，包括數(shù)據(jù)、地址、I/O控制；控制；4組標準擴展連接器，為用戶進行二次開發(fā)提供條件；，該電路僅用于測試和仿真；+5v電源輸入，內(nèi)部+、+；高保真語音接口設計，雙路語音采集，每路48K／s；；4層板設計工藝，穩(wěn)定可靠。實驗箱上帶有IcETEK—cRT顯示控制模塊，實驗箱上有紅、黃、綠三種顏色十二只指示燈可供模擬交通燈用。在該系統(tǒng)中利用定時器中斷來控制交通燈的亮滅以及間隔時間，同時利用了鍵盤中斷來進行模擬突發(fā)事件發(fā)生時的控制。 本章小結本章主要對DSP做了一些簡介，首先介紹了DSP的含義和基本的硬件結構以及芯片的一些特點，之后簡略介紹了DSP系統(tǒng)的設計流程以及對DSP芯片選擇所要關注的標準，最后綜合說明了本設計所選擇地DSP芯片，并且對所選的芯片做了簡要的介紹。第3章 交通燈控制系統(tǒng)的總體設計從結構上講，交通信號控制器包括上位機設計和下位機設計兩部分。上位機主要為用戶提供一個良好的人機交互界面，把各種配時信息通過串口下載到下位機的非易失存儲器中，以便下位機按配時信息確定路口狀態(tài)，另外，上位機也提供系統(tǒng)一些控制信息的設定，如復位信號控制器、輸出燈組有效及燈組須序設定等；下位機主要完成整個信號控制器的各路信號燈輸出狀態(tài)的控制，保證路口按預先設定的方案運轉。為使信號控制器可脫離上位機單獨運行，下位機提供鍵盤和顯示屏作為人機接口設備，方便現(xiàn)場信息的設定和修改。 交通燈控制系統(tǒng)的相關內(nèi)容 交通燈的運行實例實例如圖31所示：路口北路口西路口南路口東圖 31 交通燈實例首先以一個路口為例簡單介紹交通燈信號控制的運行情況。它的運行狀態(tài)如下：由于東西和南北分別是對稱的，所以這里只給出西路口和南路口情況，在正常情況下路口燈的變化將按照下列順序。交通燈分為紅黃綠三色，東、南、西、北各一組，用燈光信號實現(xiàn)對交通的控制：綠燈信號表示通行，黃燈表示警告，紅燈禁止通行，燈光閃爍表示信號即將改變。由于東西和南北分別是對稱的，所以在設計時只需考慮西路口和北路口情況，在正常情況下路口燈的變化將按照下列順序進行正常的變換。交通通控制信號順序如下：1．南北方向綠燈，東西紅燈(20秒)。2．南北方向綠燈閃爍。3．南北方向黃燈。4．南北方向紅燈，東西方向黃燈。5．東西方向綠燈(20秒)。6．東西方向綠燈閃爍。7．東兩方向黃燈。8．返回“1”循環(huán)控制。而當有緊急情況時則做緊急情況處理：當重要車隊通過或急救車