【正文】 ′+C，則Y′= _______ _。 2．完成數(shù)制間的轉(zhuǎn)換：(A8)16=( )2=（ ）8421BCD。3．二進(jìn)制加法計(jì)數(shù)器從0計(jì)數(shù)到十進(jìn)制24時(shí)，需要_____個(gè)觸發(fā)器構(gòu)成，有_____個(gè)無效狀態(tài)。4．半導(dǎo)體存儲(chǔ)器的種類很多，從制作工藝上可以分為___________和___________兩大類。5．___________和___________是衡量A/D轉(zhuǎn)換器和D/A轉(zhuǎn)換器性能優(yōu)劣的主要標(biāo)志。三、化簡(jiǎn)下列邏輯函數(shù)： 1．F(A,B,C,D)＝(卡諾圖法)2．F(A,B,C,D)＝＋(卡諾圖法)3．F＝AB′CD+ ABD + AC′D(公式法)4．F=AC′+ABC+ACD′+CD(公式法)四．分析與設(shè)計(jì)： 1．寫出右圖所示電路輸出信號(hào)Y的邏輯表達(dá)式，并說明其功能。 2．在下圖所示邊沿JK觸發(fā)器中，已知CLK、J、K的波形，試畫出Q、Q′ 的波形，設(shè)觸發(fā)器的初始狀態(tài)為0。 3．用8選1數(shù)據(jù)選擇器74HC151產(chǎn)生邏輯函數(shù)Z＝A C′ D＋A′ B′ C D＋BC＋BC′ D′。 4．用二進(jìn)制計(jì)數(shù)器74LS161及適當(dāng)門電路構(gòu)成十一進(jìn)制計(jì)數(shù)器畫出狀態(tài)轉(zhuǎn)換圖及邏輯連線圖。（設(shè)初始狀態(tài)為0000）5．分析下圖所示電路的邏輯功能。（設(shè)初始狀態(tài)為000） (1)．驅(qū)動(dòng)方程： (2)．狀態(tài)方程、 (3)．輸出方程：(4)．狀態(tài)轉(zhuǎn)換表： (5)．狀態(tài)轉(zhuǎn)換圖：(6)．電路功能附：部分答案選擇題：1. c 2. a 3. b 4. b 5. a 6. c 7. c 8. b 9. a 10. b 11. b 12. a 13. c 15. a 16. b 17. b 18. b 19. b 20. a二. 填空題：(每題2分，共10分)1. Y′=(((A′+B)C ′) ′D′) ′C′2. 10101000 101101000 3. 5 7 4. 雙極型 MOS型 5. 轉(zhuǎn)換精度 轉(zhuǎn)換速度三. 化簡(jiǎn)： 四. 分析與設(shè)計(jì)： : 同或或檢偶電路2.3. 解：4. 解：5. 解： (6) 說明這個(gè)電路的邏輯功能：這個(gè)電路是一個(gè)可控計(jì)數(shù)器。當(dāng)A＝0時(shí)，是一個(gè)加法計(jì)數(shù)器，在時(shí)鐘信號(hào)連續(xù)作用下，Q2Q1的數(shù)值從00到11遞增。當(dāng)A＝1時(shí)，是一個(gè)減法計(jì)數(shù)器，在時(shí)鐘信號(hào)連續(xù)作用下，Q2Q1的數(shù)值從11到00遞減。三． 選擇題： 1．下列各式中哪個(gè)是四變量A、B、C、D的最小項(xiàng)？（ ）a．A′＋B′＋C＋D b．AB′C c．ABD d．AB′C D2．組合邏輯電路的設(shè)計(jì)是指（ ）。a．已知邏輯要求，求解邏輯表達(dá)式并畫邏輯圖的過程 b．已知邏輯要求，列真值表的過程 c．已知邏輯圖，求解邏輯功能的過程3．負(fù)邏輯是指（ ）。a．高電平用“1”表示，低電平用“0”表示 b．高電平用“0”表示，低電平用“1”表示 c．高電平、低電平均用“1”或“0”表示4．寄存器屬于（ ）。a．時(shí)序邏輯電路 b．組合邏輯電路 c．?dāng)?shù)模轉(zhuǎn)換電路5．半加器是指（ ）的二進(jìn)制加法器。a．兩個(gè)同位的二進(jìn)制數(shù)相加 b．兩個(gè)二進(jìn)制數(shù)相加 c．兩個(gè)同位的二進(jìn)制數(shù)及來自低位的進(jìn)位三者相加6．4選1數(shù)據(jù)選擇器的輸出表達(dá)式Y(jié)＝A1′A0′ D0＋A1′A0D1＋A1A0′ D2＋A1A0D3，若用該數(shù)據(jù)選擇器實(shí)現(xiàn)Y＝A1′，則D0～D3的取值為（ ）。a．D0 ＝D1＝1，D2＝D3＝0 b．D0 ＝D3＝0，D1＝D2＝1 c．D0 ＝D1＝D2＝D3＝17．D觸發(fā)器的特性方程是（ ）。a．Q*＝DQ′ b．Q*＝DQ c．Q*＝D8．JK觸發(fā)器用做T觸發(fā)器時(shí)，輸入端J、K的正確接法是（ ）。a．J＝K=T b．J=K＝0 c．J＝K＝19．按觸發(fā)器邏輯功能的不同來分，觸發(fā)器有（ ）。a．SR、JK、D、T、T′ 五類 b．TTL、CMOS兩類 c．電平觸發(fā)、脈沖觸發(fā)、邊沿觸發(fā)三類10．TTL與非門懸空時(shí)相當(dāng)于輸入為（ ）。a．邏輯1 b．邏輯0 c．不能確定11．多諧振蕩器能產(chǎn)生（ ）。a．正弦波 b．脈沖波 c．三角波12．三位二進(jìn)制譯碼器，其輸出端共有（ ）。a．4 b．3 c．813．一個(gè)四位二進(jìn)制的加法計(jì)數(shù)器，由0000狀態(tài)開始，經(jīng)過25個(gè)時(shí)鐘脈沖后，此計(jì)數(shù)器的狀態(tài)為（ ）。a．1000 b．1001 c．101014．在二進(jìn)制的邏輯運(yùn)算中，1+1＝（ ）。a．0 b．1 c．2 15．一只三輸入端與非門，使其輸出為0的輸入變量取值組合有（ ）種。a．15 b．8 c．7 d．116．下列說法不正確的是（ ）。a．編碼器是組合邏輯電路 b．單穩(wěn)態(tài)觸發(fā)器有兩個(gè)穩(wěn)定狀態(tài) c．計(jì)數(shù)器是組合邏輯電路 d．寄存器是時(shí)序邏輯電路 17．采用集電極開路的OC門主要解決了（ ）。a．TTL門不能相“與”的問題 b．TTL門的輸出端不能“線與”的問題 c．TTL門的輸出端不能相“或”的問題18．A/D轉(zhuǎn)換器能夠?qū)⒛M信號(hào)轉(zhuǎn)變成（ ）。a．正弦信號(hào) b．?dāng)?shù)字信號(hào) c．模擬信號(hào) d．脈沖信號(hào)19．電路如圖所示，這是由555定時(shí)器構(gòu)成的：（ ）a． 多諧振蕩器 b． 單穩(wěn)態(tài)觸發(fā)器b．施密特觸發(fā)器 20．隨機(jī)存取存儲(chǔ)器具有( )功能a．讀/寫 b．只讀 c．只寫二、填空題： 1．已知Y=AB+(C+D) ′，則YD= _______ _。2．完成數(shù)制間的轉(zhuǎn)換：(AF)16=( )2=（ ）8421BCD。3．二進(jìn)制加法計(jì)數(shù)器從0計(jì)數(shù)到十進(jìn)制數(shù)27時(shí)，需要_____個(gè)觸發(fā)器構(gòu)成，有_____個(gè)無效狀態(tài)。4．半導(dǎo)體存儲(chǔ)器的種類很多，從制作工藝上可以分為___________和___________兩大類。5．___________和___________是衡量A/D轉(zhuǎn)換器和D/A轉(zhuǎn)換器性能優(yōu)劣的主要標(biāo)志。三、化簡(jiǎn)下列邏輯函數(shù)： 1．F(A,B,C,D)＝(卡諾圖法)2．F(A,B,C,D)＝＋(卡諾圖法)3．F=AC+BC′ +A′B(公式法)4．F=AC′+ABC+ACD′+CD(公式法)四．分析與設(shè)計(jì)： 1．寫出右圖所示電路輸出信號(hào)YY2的邏輯表達(dá)式，列出真值表，并說明電路完成什么邏輯功能。 CC 2．在下圖所示邊沿T觸發(fā)器中，已知CLK、T的波形，試畫出Q、Q′ 的波形，設(shè)觸發(fā)器的初始狀態(tài)為0。 （8分） 3．用二進(jìn)制譯碼器74LS138三人表決電路。 4．用二進(jìn)制計(jì)數(shù)器74LS161及適當(dāng)門電路構(gòu)成九進(jìn)制計(jì)數(shù)器畫出狀態(tài)轉(zhuǎn)換圖及邏輯連線圖。（設(shè)初始狀態(tài)為0000） 5．分析下圖所示電路的邏輯功能(設(shè)初始狀態(tài)為000)。 (1)．驅(qū)動(dòng)方程 (2)．狀態(tài)方程： (3)．狀態(tài)轉(zhuǎn)換表： (4)．狀態(tài)轉(zhuǎn)換表 (5)．狀態(tài)轉(zhuǎn)換圖：(6)．說明這個(gè)電路的邏輯功能附：部分答案一. 選擇題：(，共30分)1. d 2. a 3. b 4. a 5. a 6. a 7. c 8. a 9. a 10. a 11. b 12. c 13. b 14. b 15. d 16. c 17. b 18. b 19. b 20. a二. 填空題：(每題2分，共10分)1. YD=(A+B).(CD) ′2. 10101111 101110101 3. 5 44. 雙極型 MOS型5. 轉(zhuǎn)換精度 轉(zhuǎn)換速度三. 化簡(jiǎn)：（每題4分，共16分）四. 分析與設(shè)計(jì)：（共44分）1. 電路功能為:完成全加器的邏輯功能，A、B分別是加數(shù)和被加數(shù)，C是來自低位的進(jìn)位，Y1是和，Y2是向高位的進(jìn)位。2. 3. 解：4. 解：十一進(jìn)制計(jì)數(shù)器，狀態(tài)從0000－1010共11個(gè)有效狀態(tài)5. 解： (6) 邏輯功能：這個(gè)電路是一個(gè)同步的能自啟動(dòng)的七進(jìn)制的加法計(jì)數(shù)器。一．選擇題（）第一章：（ A ）“1”表示，低電平用“0”表示 “0”表示，低電平用“1”表示 、低電平均用“1”或“0”表示（ C ） 3. 若1101是2421BCD碼的一組代碼，則它對(duì)應(yīng)的十進(jìn)制數(shù)是( C ) （ B ） （D ） ，如果采用二進(jìn)制，最少需要( C )位 7. 壓縮BCD碼12H表示( A) B.+12