【正文】 置數(shù)端 LD 也為低電平時(shí)，數(shù)據(jù)直接從置數(shù)端 DO、 D D D3 置入計(jì)數(shù)器。 當(dāng) CR 為低電平， LD 為高電平時(shí)，執(zhí) 行計(jì)數(shù)功能。執(zhí)行加計(jì)數(shù)時(shí)，減計(jì)數(shù)端 CPD 接高電平，計(jì)數(shù)脈沖由 CPu 輸入；在計(jì)數(shù)脈沖上升沿進(jìn)行 8421 碼的十進(jìn)制加法計(jì)數(shù)。執(zhí)行減計(jì)數(shù)時(shí)，加計(jì)數(shù)端 CPu 接高電平，計(jì)數(shù)脈沖由減計(jì)數(shù)端 CPD 輸入，表 102 為 8421 碼十進(jìn)制加、減計(jì)數(shù)器的狀態(tài)轉(zhuǎn)換表。 加法計(jì)數(shù) 表 102 進(jìn)位 輸入脈沖數(shù) 0 1 2 3 4 5 6 7 8 9 輸 出 Q3 0 0 0 0 0 0 0 0 1 1 電子技術(shù)論壇 電子發(fā)燒友 10 Q2 0 0 0 0 1 1 1 1 0 0 Q1 0 0 1 1 0 0 1 1 0 0 QO 0 1 0 1 0 1 0 1 0 1 借位 減計(jì)數(shù) 3．計(jì)數(shù)器的級(jí)聯(lián)使用 一個(gè)十進(jìn)制計(jì)數(shù)器只能表示 0～ 9 十個(gè)數(shù)，為了擴(kuò)大計(jì)數(shù)器范圍，常用多個(gè)十進(jìn)制計(jì)數(shù)器級(jí)聯(lián)使用。 同步計(jì)數(shù)器往往設(shè)有進(jìn)位（或借位）輸出端，故可選用其進(jìn)位（或借位）輸出信號(hào)驅(qū)動(dòng)下一級(jí)計(jì)數(shù)器。 圖 103（ a）是由 74LS192 利用進(jìn)位輸出 CO 控制高一位 CPu 端構(gòu)成的加計(jì)數(shù)級(jí)聯(lián)圖。圖（ b）是由 CC40160 利用進(jìn)位輸出 QCC 控制高一位的狀態(tài)控制端 S S2 的級(jí)聯(lián)圖。圖（ c）和（ d）是由 CC4510 利用行波進(jìn)位法和用 CO 控制 Ci 的級(jí)聯(lián)圖。 （ a） （ b） （ c） （ d） 圖 103 同步計(jì)數(shù)器級(jí)聯(lián)方案 4．實(shí)現(xiàn)任意進(jìn)制計(jì)數(shù) （ 1）用復(fù)位法獲得任意進(jìn)制計(jì)數(shù)器 假定已有 N 進(jìn)制 計(jì)數(shù)器，而需要得到一個(gè) M 進(jìn)制計(jì)數(shù)器時(shí)，只要 M＜ N，用復(fù)位法使計(jì)數(shù)器計(jì)數(shù)到 M 時(shí)置“ 0”，即獲得 M 進(jìn)制計(jì)數(shù)器。如圖 104 所示為一個(gè)由 74LS192十進(jìn)制計(jì)數(shù)器接成的 6 進(jìn)制計(jì)數(shù)器。 （ 2）利用預(yù)置功能獲 M 進(jìn)制計(jì)數(shù)器 圖 105 為用三個(gè) 74LS192 組成的 421 進(jìn)制計(jì)數(shù)器。 電子技術(shù)論壇 電子發(fā)燒友 11 圖 104 六進(jìn)制計(jì)數(shù)器 圖 105 421 進(jìn)制計(jì)數(shù)器 外加的由與非門構(gòu)成的鎖存器可以克服器件計(jì)數(shù)速度的離散性，保證在反饋置“ 0”信號(hào)作用下計(jì)數(shù)器可靠置“ 0”。 圖 106 是一個(gè)特殊 12 進(jìn)制的計(jì) 數(shù)器電路方案。在數(shù)字鐘里，對(duì)時(shí)位的計(jì)數(shù)序列是 1，2，? 11， 12， 1，?是 12 進(jìn)制的，且無 0 數(shù)。如圖所示，當(dāng)計(jì)數(shù)到 13 時(shí)，通過與非門產(chǎn)生一個(gè)復(fù)位信號(hào)，使 74LS192（ 2）［時(shí)十位］直接置成 0000，而 74LS192（ 1），即時(shí)的個(gè)位直接置成 0001，從而實(shí)現(xiàn)了 112 計(jì)數(shù)。 圖 106 特殊 12 進(jìn)制計(jì)數(shù)器 三、實(shí)驗(yàn)設(shè)備與器件 1． +5V 直流電源 2．雙蹤示波器 3．連續(xù)脈沖源 4．單次脈沖源 5．邏輯電平開關(guān) 6． 01 指示器 7．譯碼顯示器 8． 74LS74 2（ CC4013） 74LS192 3（ CC40192） 電子技術(shù)論壇 電子發(fā)燒友 12 CC40160 2 CC4510 2 74LS00（ CC4011） 74LS20（ CC4012） 四、實(shí)驗(yàn)內(nèi)容 1．用 74LS74 或 CC4013 D 觸發(fā)器構(gòu)成 4 位二進(jìn)制異步加法計(jì)數(shù)器。 （ 1）按圖 101 連接， RD 接至邏輯開關(guān)輸出插口，將低位 CPO 端接單次脈沖源，輸出端 Q3 、 Q Q QO 接邏輯電平顯示輸入插口，各 SD 接高電平 +5V。 （ 2）清零后，逐個(gè)送入單次脈 沖，觀察并列表記錄 Q3～ QO 狀態(tài)。 （ 3）將單次脈沖改為 1HZ 的連續(xù)脈沖，觀察 Q3～ QO 的狀態(tài)。 （ 4）將 1HZ 的連續(xù)脈沖改為 1KHZ，用雙蹤示波器觀察 CP、 Q Q Q QO 端波形，描繪之。 （ 5）將圖 101 電路中的低位觸發(fā)器的 Q 端與高一位的 CP 端相連接，構(gòu)成減法計(jì)數(shù)器，按實(shí)驗(yàn)內(nèi)容 2）， 3）， 4）進(jìn)行實(shí)驗(yàn)，觀察并列表記錄 Q3～ QO 的狀態(tài)。 2．測(cè)試 74LS192 或 CC40192 同步十進(jìn)制可逆計(jì)數(shù)器的邏輯功能。 計(jì)數(shù)脈沖由單次脈沖源提供，清零端、置數(shù)端 LD、數(shù)據(jù)輸入端 D D D DO 分別接邏 輯開關(guān)，輸出端 Q Q Q QO 接實(shí)驗(yàn)設(shè)備的一個(gè)譯碼顯示輸入的相應(yīng)插口 A、 B、C、 D； CO 和 BO 接邏輯電平顯示插口。按表 101 逐項(xiàng)測(cè)試并判斷該集成塊的功能是否正常。 （ 1）清除 令 CR=1，其它輸入為任意態(tài)，這時(shí) Q3Q2Q1QO=0000，譯碼數(shù)字顯示為 0。清除功能完成后，置 CR=0 （ 2）置數(shù) CR=0， CPu， CPD 任意，數(shù)據(jù)輸入端輸入任意一組二進(jìn)制數(shù)，令 LD=1，觀察計(jì)數(shù)譯碼顯示輸出，予置功能是否完成，此后置 LD=1。 （ 3）加計(jì)數(shù) CR=0， LD=CPD=1， CPu 接單次脈沖源。清零后送 入 10 個(gè)單次脈沖，觀察輸出狀態(tài)變化是否發(fā)生在 CPu 的上升沿。 （ 4）減計(jì)數(shù) CR=0， LD=CPu=1， CPD 接單次脈沖源。參照 3）進(jìn)行實(shí)驗(yàn)。 3．用兩片 74LS192 組成兩位十進(jìn)制加法計(jì)數(shù)器，輸入 1HZ 連續(xù)計(jì)數(shù)脈沖，進(jìn)行由 00— 99 累加計(jì)數(shù)，記錄之。 4．將兩位十進(jìn)制加法計(jì)數(shù)器改為兩位十進(jìn)制減法計(jì)數(shù)器，實(shí)現(xiàn)由 99— 00 遞減計(jì)數(shù)，記錄之。 5． 選圖 103（ b）、（ c）、（ d）中任一電路進(jìn)行實(shí)驗(yàn)，記錄之。 6．按圖 105，或圖 106 進(jìn)行實(shí)驗(yàn)。 7．設(shè)計(jì)一個(gè)數(shù)字鐘移位 60 進(jìn)制計(jì)數(shù)器并進(jìn)行實(shí)驗(yàn)。 電子技術(shù)論壇 電子發(fā)燒友 13 表 103 C40160 功能表 輸 入 輸 出 CP Cr LD S1 S2 D3 D2 D1 DO Q3 Q2 Q1 QO 0 0 0 0 0 ↑ 1 0 d3 d2 d1 dO d3 d2 d1 dO 1 1 0 保 持 1 1 0 保 持 ↑ 1 1 1 1 計(jì) 數(shù) 表 104 CC4510 功能表 CP Ci U/D PE R 功 能 1 0 0 不計(jì)數(shù) 0 1 0 0 加計(jì)數(shù) 0 0 0 0 減計(jì)數(shù) 1 0 置 數(shù) 1 復(fù) 位 五、實(shí)驗(yàn)預(yù)習(xí)要求 1．復(fù)習(xí)有關(guān)計(jì)靈敏器部分內(nèi)容 2．繪出各實(shí)驗(yàn)內(nèi)容的詳細(xì)線路圖 3．?dāng)M出各實(shí)驗(yàn)內(nèi)容所需的測(cè)試記錄表格 4．查手冊(cè)，給出并熟悉實(shí)驗(yàn)所用各集成塊的引腳排列圖 六、實(shí)驗(yàn)報(bào)告 1．畫出實(shí)驗(yàn)線路圖，記錄、整理實(shí)驗(yàn)現(xiàn)象及實(shí)驗(yàn)所得的有關(guān)波形。對(duì)實(shí)驗(yàn)結(jié)果進(jìn)行分析。 2．總結(jié)使用集成計(jì)數(shù)器的體會(huì)。 電子技術(shù)論壇 電子發(fā)燒友 14 實(shí)驗(yàn) 十一 移位寄存器及其應(yīng)用 一、實(shí)驗(yàn)?zāi)康? 1．掌握中規(guī)模 4 位雙向移位寄存器邏輯功能及使用方法 2．熟悉移位寄存器的應(yīng)用 — 構(gòu)成串行累加和環(huán)形計(jì)數(shù)器 二、實(shí)驗(yàn)原理 1．移位寄存器是一個(gè)具有移位功能的寄存器，是指寄存器中所存的代碼能夠在移位脈沖的作用下依次左移或右移。既能左移又能右移的稱為雙向移位寄存器，只需要改變左、右移的控制信號(hào)便可實(shí)現(xiàn)雙向移位要求。根據(jù)移位寄存器存取信息的方式不同分為：串入串出、串入并出、并入串出、并入并出四種形式。 本實(shí)驗(yàn)選用的 4 位雙向通用移位寄存器，型號(hào)為 74LS194 或 CC40194，兩者功能相同，可互換使用，其邏輯符號(hào)及引腳排列如圖 111 所示。 圖 111 74LS194 的邏輯符號(hào)及引腳排列 其中 D D D DO 為并行輸入端； Q Q Q QO 為并行輸出端； SR 為右移串行輸入端， SL 為左移串行輸入端； S SO 為操作模式控制端； CR 為直接無條件清零端； CP 為時(shí)鐘脈沖輸入端。 電子技術(shù)論壇 電子發(fā)燒友 15 74LS194 有 5 種不同操作模式：即并行送數(shù)寄存，右移（方向由 Q3→ QO），左移（方向由 QO→ Q3），保持及清零。 S SO 和 CR 端的控制作用如表 111 所示。 表 111 CP CR S1 SO 功能 Q3 Q2 Q1 QO 0 清除 CR=0，使 Q3Q2Q1QO=0000， 寄存器正常工作時(shí)， CR=1 ↑ 1 1 1 送數(shù) CP 上升沿作用后，并行輸入數(shù)據(jù) 送入寄存器。 Q3Q2Q1QO=D3D2D1DO 此時(shí)串行數(shù)據(jù)（ SR、 SL）被禁止。 ↑ 1 0 1 右移 串行數(shù)據(jù)送至右移輸入端 SR， CP 上 升沿進(jìn)行右移。 Q3Q2Q1QO=DSRQ3Q2Q1 ↑ 1 1 0 左移 串行數(shù)據(jù)送至左移輸入端 SL， CP 上升 沿進(jìn)行左移。 Q3Q2Q1QO= Q2Q1QODSL ↑ 1 0 0 保持 CP 作用后寄存器內(nèi)部保持不變 Q3Q2Q1QO = nOnnn 123 ↓ 1 保持 Q3Q2Q1QO = nOnnn 123 2．移位寄存器應(yīng)用很廣，可構(gòu)成移位寄存器型計(jì)數(shù)器；順序脈沖發(fā)生器；串行累加器；可用作數(shù)據(jù)轉(zhuǎn)換，即把串行數(shù)據(jù)轉(zhuǎn)換為并行數(shù)據(jù)，或把并行數(shù)據(jù)轉(zhuǎn)換為串行數(shù)據(jù)等。本實(shí)驗(yàn)研究移位寄存器用作環(huán)形計(jì)數(shù)器和串行累加器的線路及其原理。 （ 1）環(huán)形計(jì)數(shù)器：把移位寄存 器的輸出反饋到它的串行輸入端，就可以進(jìn)行循環(huán)移位，如圖 112 所示，把輸出端 QO 和右移串行輸入端 SR 相連接，設(shè)初始狀態(tài) Q3Q2Q1QO=1000，則在時(shí)鐘脈沖作用下 Q3Q2Q1QO 將依次變?yōu)?0100→ 0010→ 0001→ 1000→??，可見它是一個(gè)具有四個(gè)有效狀態(tài)的計(jì)數(shù)器，這種類型的計(jì)數(shù)器通常稱為環(huán)形計(jì)數(shù)器。圖 112 電路可以由各個(gè)輸出端輸出在時(shí)間上有先后順序的脈沖，因此也可作為順序脈沖發(fā)生器。 電子技術(shù)論壇 電子發(fā)燒友 16 圖 112 （ 2）串行累加器 累加器是由移位寄存器和全加 器組成的一種求和電路，它的功能是將本身寄存的數(shù)和另一個(gè)輸入的數(shù)相加，并存放在累加器中。 圖 113 是由二個(gè)右向移位寄存器、一個(gè)全加器和一個(gè)進(jìn)位觸發(fā)器組成的串行累加器。 圖 113 串行累加器結(jié)構(gòu)框圖 設(shè)開始時(shí)，被加數(shù) A=AN－ 1? AO 和加數(shù) B=BN－ 1? BO 已分別存入 N+1 位累加數(shù)移位寄存器和加數(shù)移位寄存器。再設(shè)進(jìn)位觸發(fā)器 D 已被清零。 在第一個(gè) CP 脈沖到來之前，全加器各輸入、輸出端的情況為： An=Ao， Bn=Bo， Cn－1=0， Sn=Ao+Bo+0=So， Cn=Co。 當(dāng)?shù)谝粋€(gè)脈沖 CP 到 來后， So 存入累加和移位寄存器的最高位， Co 存入進(jìn)位觸發(fā)器 D端，且兩個(gè)移位寄存器中的內(nèi)容都向右移動(dòng)一位。全加器輸出為 Sn=A1+B1+ Co= S1， Cn=C1。 在第二個(gè)脈沖到來后，兩個(gè)移位寄存器的內(nèi)容又右移一位， S1 存入累加和移位寄存器的最高位，原先存入的 SO 進(jìn)入次高位， C1 存入進(jìn)位觸發(fā)器 Q 端，全加器輸出為： Sn=A2+B2+ C1=S2， Cn=C2。 如此順序進(jìn)行，到第 N+1 個(gè) CP 時(shí)鐘脈沖后，不僅原先存入兩個(gè)移位寄存器中的數(shù)已被全部移出，且 A、 B 兩個(gè)數(shù)相加的和及最后的進(jìn)位 Cn－ 1 也被全部存入累加和移位 寄存器中。若需繼續(xù)累加，則加數(shù)移位寄存器中需再一次存入新的加數(shù)。 中規(guī)模集成移位寄存器，其位數(shù)往往以 4 位居多，當(dāng)需要的位數(shù)多于 4 位時(shí)，可把幾塊移位寄存器用級(jí)連的方法來擴(kuò)展位數(shù)。 三、實(shí)驗(yàn)設(shè)備及器件 電子技術(shù)論壇 電子發(fā)燒友 17 1． +5V 直流電源 2．單次脈沖源 3．邏輯電平開關(guān) 4． 01 指示器 5． 74LS194 2（或 CC40194） 74LS74（或 CC4013） 74LS183 四、