【正文】 圖21畫出了室內(nèi)直插式88點(diǎn)陣雙基色LED模塊實(shí)物圖。這種模塊由64個發(fā)光LED芯片以88的形式構(gòu)成一個正方形模塊，然后用2列8針引腳將內(nèi)部電路接口引出，供驅(qū)動電路使用。行對應(yīng)的給LED的陽極，先給第一行以高電平，如果送給16列的代碼為EFFF，則第一行的第4個LED被點(diǎn)亮，再給第二行以高電平，如果送給16列的代碼為EF07，則第二行的第1113個被點(diǎn)亮，接著給第三行以高電平，同時給列以驅(qū)動代碼，這樣不斷地進(jìn)行行行的掃描，只要速度夠快，由于人的視覺暫留作用，就不會感覺到明顯的閃爍感。點(diǎn)陣上會看到一個清晰的“機(jī)”字。LED數(shù)碼管結(jié)構(gòu)簡單，價格便宜。本文所述的是LED的數(shù)據(jù)顯示方式，這種方式通常使用8段LED或者16段LED。在實(shí)際應(yīng)用中，點(diǎn)亮LED數(shù)碼管的方式有靜態(tài)和動態(tài)2種方法。本文以8段LED作為示例來論證方案。圖21 LED 點(diǎn)陣顯示原理圖靜態(tài)顯示方式，即8段LED數(shù)碼管在顯示某一個數(shù)碼時，加在數(shù)碼管上的段碼保持不變，直至換顯其他數(shù)碼為止。這樣數(shù)碼管的每一段均應(yīng)由一條輸出線來控制，每顯示以為數(shù)碼需要8根輸出線，當(dāng)N位顯示則需N8根輸出控制線。占用較多I/O資源。為解決靜態(tài)顯示占用較多I/O資源的問題，在多位顯示時通常采用動態(tài)顯示方式，動態(tài)顯示是將所有數(shù)碼管的段碼線對應(yīng)并聯(lián)在一起，由一個8位的輸出口控制，每位數(shù)碼管的公共端分別出一位I/O線控制。顯示不同數(shù)碼時，由位線控制各位輪流顯示。位線控制某位選通時，該位應(yīng)顯示數(shù)碼的段碼同時加在段碼線上，即每一時刻僅僅有一位數(shù)碼管是被點(diǎn)亮的，當(dāng)輪流顯示的速度較快（每秒24次以上），由于人眼的視覺暫留現(xiàn)象，看起來就像所有位同時顯示一樣，這時，我們就能看到穩(wěn)定的圖像了由于單片機(jī)的特性，我們將采用方案2：動態(tài)顯示方式，采用動態(tài)顯示方式進(jìn)行顯示時，每一行有一個行驅(qū)動器，各行的同名列共用一個驅(qū)動器。顯示數(shù)據(jù)通常存儲在單片機(jī)的存儲器中，按8位一個字節(jié)的形式順序排放。顯示時要把一行中各列的數(shù)據(jù)都傳送到相應(yīng)的列驅(qū)動器上去，這就存在一個顯示數(shù)據(jù)傳輸?shù)膯栴}。從控制電路到列驅(qū)動器的數(shù)據(jù)傳輸可以采用并列方式或串行方式。顯然，采用并行方式時，從控制電路到列驅(qū)動器的線路數(shù)量大，相應(yīng)的硬件數(shù)目多。當(dāng)列數(shù)很多時，并列傳輸?shù)姆桨甘遣豢扇〉摹２捎么袀鬏數(shù)姆椒?，控制電路可以只用一根信號線，將列數(shù)據(jù)一位一位傳往列驅(qū)動器，在硬件方面無疑是十分經(jīng)濟(jì)的。但是，串行傳輸過程較長，數(shù)據(jù)按順序一位一位地輸出給列驅(qū)動器，只有當(dāng)一行的各列數(shù)據(jù)都以傳輸?shù)轿恢螅@一行的各列才能并行地進(jìn)行顯示。這樣，對于一行的顯示過程就可以分解成列數(shù)據(jù)準(zhǔn)備（傳輸）和列數(shù)據(jù)顯示兩部分。對于串行傳輸方式來說，列數(shù)據(jù)準(zhǔn)備時間可能相當(dāng)長，在行掃描周期確定的情況下留給行顯示的時間就太少了，以致影響到LED的亮度。解決串行傳輸中列數(shù)據(jù)準(zhǔn)備和列數(shù)據(jù)顯示的時間矛盾問題，可以采用重疊處理的方法。即在顯示本行各列數(shù)據(jù)的同時，傳送下一列數(shù)據(jù)。為了達(dá)到重疊處理的目的，列數(shù)據(jù)的顯示就需要具有所存功能。經(jīng)過上述分析，就可以歸納出列驅(qū)動器電路應(yīng)具有的功能。對于列數(shù)據(jù)準(zhǔn)備來說，它應(yīng)能實(shí)現(xiàn)串入并處的移位功能；對于列數(shù)據(jù)顯示來說，應(yīng)具有并行鎖存的功能。這樣，本行已準(zhǔn)備好的數(shù)據(jù)打入并行鎖存器進(jìn)行顯示時，串并移位寄存器就可以準(zhǔn)備下一行的列數(shù)據(jù)，而不會影響本行的顯示。圖22為顯示屏電路實(shí)現(xiàn)的結(jié)構(gòu)框圖。第三章 系統(tǒng)硬件電路的設(shè)計硬件電路大致上可以分成單片機(jī)系統(tǒng)及外圍電路、列驅(qū)動電路和行驅(qū)動電路三部分。1616點(diǎn)陣顯示屏的硬件原理圖如圖36。 單片機(jī)采用MSC51或其兼容系列芯片，采用24MHZ或更高頻率晶振，以獲得較高的刷新頻率，時期顯示更穩(wěn)定。單片機(jī)的串口與列驅(qū)動器相連，用來顯示數(shù)據(jù)。P1口低4位與行驅(qū)動器相連，送出行選信號；～。P0口和P2口空著，在有必要的時候可以擴(kuò)展系統(tǒng)的ROM和RAM。圖31 MSC51單片機(jī)最小系統(tǒng)MSC51單片機(jī)管腳說明如下：VCC：供電電壓。 　　GND：接地。 　　P0口：P0口為一個8位漏級開路雙向I/O口，每腳可吸收8TTL門電流。當(dāng)P1口的管腳第一次寫1時，被定義為高阻輸入。P0能夠用于外部程序數(shù)據(jù)存儲器，它可以被定義為數(shù)據(jù)/地址的第八位。在FIASH編程時，P0 口作為原碼輸入口，當(dāng)FIASH進(jìn)行校驗(yàn)時，P0輸出原碼，此時P0外部必須被拉高。 　　P1口：P1口是一個內(nèi)部提供上拉電阻的8位雙向I/O口，P1口緩沖器能接收輸出4TTL門電流。P1口管腳寫入1后，被內(nèi)部上拉為高，可用作輸入，P1口被外部下拉為低電平時，將輸出電流，這是由于內(nèi)部上拉的緣故。在FLASH編程和校驗(yàn)時，P1口作為第八位地址接收。 　　P2口：P2口為一個內(nèi)部上拉電阻的8位雙向I/O口，P2口緩沖器可接收，輸出4個TTL門電流，當(dāng)P2口被寫“1”時，其管腳被內(nèi)部上拉電阻拉高，且作為輸入。并因此作為輸入時，P2口的管腳被外部拉低，將輸出電流。這是由于內(nèi)部上拉的緣故。P2口當(dāng)用于外部程序存儲器或16位地址外部數(shù)據(jù)存儲器進(jìn)行存取時，P2口輸出地址的高八位。在給出地址“1”時，它利用內(nèi)部上拉優(yōu)勢，當(dāng)對外部八位地址數(shù)據(jù)存儲器進(jìn)行讀寫時，P2口輸出其特殊功能寄存器的內(nèi)容。P2口在FLASH編程和校驗(yàn)時接收高八位地址信號和控制信號。 　　P3口：P3口管腳是8個帶內(nèi)部上拉電阻的雙向I/O口，可接收輸出4個TTL門電流。當(dāng)P3口寫入“1”后，它們被內(nèi)部上拉為高電平，并用作輸入。作為輸入，由于外部下拉為低電平，P3口將輸出電流（ILL）這是由于上拉的緣故。 　　　RST：復(fù)位輸入。當(dāng)振蕩器復(fù)位器件時，要保持RST腳兩個機(jī)器周期的高電平時間。 　　ALE/PROG：當(dāng)訪問外部存儲器時，地址鎖存允許的輸出電平用于鎖存地址的地位字節(jié)。在FLASH編程期間，此引腳用于輸入編程脈沖。在平時，ALE端以不變的頻率周期輸出正脈沖信號，此頻率為振蕩器頻率的1/6。因此它可用作對外部輸出的脈沖或用于定時目的。然而要注意的是：每當(dāng)用作外部數(shù)據(jù)存儲器時，將跳過一個ALE脈沖。如想禁止ALE的輸出可在SFR8EH地址上置0。此時， ALE只有在執(zhí)行MOVX，MOVC指令是ALE才起作用。另外，該引腳被略微拉高。如果微處理器在外部執(zhí)行狀態(tài)ALE禁止，置位無效。/PSEN：外部程序存儲器的選通信號。在由外部程序存儲器取指期間，每個機(jī)器周期兩次/PSEN有效。但在訪問外部數(shù)據(jù)存儲器時，這兩次有效的/PSEN信號將不出現(xiàn)。 　　/EA/VPP：當(dāng)/EA保持低電平時，則在此期間外部程序存儲器（0000HFFFFH），不管是否有內(nèi)部程序存儲器。注意加密方式1時，/EA將內(nèi)部鎖定為RESET；當(dāng)/EA端保持高電平時，此間內(nèi)部程序存儲器。在FLASH編程期間，此引腳也用于施加12V編程電源（VPP）。 　　XTAL1：反向振蕩放大器的輸入及內(nèi)部時鐘工作電路的輸入。 　　XTAL2：來自反向振蕩器的輸出。列驅(qū)動電路由集成電路74HC595構(gòu)成。它具有一個8位串入并出的移位寄存器和一個8位輸出鎖存器的結(jié)構(gòu)，而且移位寄存器和輸出鎖存器的控制是各自獨(dú)立的，可以實(shí)現(xiàn)在顯示本行列數(shù)據(jù)的同時，傳送下一行的列數(shù)據(jù)，既達(dá)到重疊處理的目的。圖32 74HC595結(jié)構(gòu)圖表74HC595的外形及內(nèi)部結(jié)構(gòu)如圖32所示。它的輸入側(cè)有8個串行移位寄存器，每個移位寄存器的輸出都連接一個輸出鎖存器。引腳SI是串行數(shù)據(jù)的輸入端。引腳SCK是移位寄存器的移位時鐘脈沖